589Ир12: knigechka: Многорежимный бу­ферный регистр.

1. Микросхема К589ИК02

Микросхема К589ИК02 – центральный процессорный элемент (ЦПЭ), представляет собой 2-разрядную микропроцессорную секцию, которая:
выполняет арифметические операции в дво­ичном дополнительном коде;
выполняет логические функции И, ИЛИ, НЕ и исключающее ИЛИ;
выполняет положительное и отрицательное приращения;
выполняет сдвиг влево и вправо;
выполняет проверку слова, части слова или одного разряда иа 0;
вырабатывает сигналы ускоренного переноса;
обладает возможностью наращивания разрядности;
имеет три типа шин входных данных, два типа шин выходных данных с тремя устойчивыми состояниями;
имеет 40 типов микрокоманд.
Микросхема содержит 11 регистров общего назначения и один накопительный регистр, независимый регистр адреса ЗУ, однотактную схему синхронизации. Условное графическое обозначение микросхемы приведено на рис. 1, назначение выводов — в табл. 1, структурная схема показана на рис. 2.

Таблица 1

Микросхема выполняет арифметические, логические, регистровые функции 2-разрядно­го микропрограммируемого центрального процессора. Данные от внешних источников (таких, как главная память, внешние устройства и т. п.) поступают в ЦПЭ по одной из трех входных шин. Данные от ЦПЭ передаются на внешние устройства по одной из двух выходных шин. Внутри ЦПЭ данные хранятся в одном из 11 регистров сверхоперативного ЗУ (СОЗУ) или в аккумуляторе. Данные от входных шин. из регистров и аккумулятора поступают в арифметико-логическое устройство (АЛУ) через два внутренних мультиплексора А и В. Дополнительные входы и выходы служат для обеспечения распространения переноса, сдвигов и выбора микрокоманды.
Семь линий входной шины микрокоманд (F0-F6) декодируются внутри ЦПЭ для выборки функций АЛУ, выработки адреса СОЗУ и управления мультиплексорами А и В.
Входная шина М предназначена для передачи данных из внешней главной памяти в ЦПЭ. Данные с шины М поступают через внутренний мультиплексор на вход АЛУ. Входная шина I предназначена для передачи данных от внешних систем ввода/вывода в ЦПЭ. Данные с шины I поступают также на вход АЛУ через мультиплексор, но независимо от шины М. Разделение на две шины обеспечивает относительно малую загрузку шин памяти даже в том случае, если к шине I подключено большое число устройств ввода/вывода.
При другом варианте использования шины входы I могут быть соединены внешним монтажом с одной из выходных шин для получения операции сдвига на несколько разрядов (например, на байт). В этом случае устройства ввода/вывода коммутируются внешними схемами на входы М.
Сверхоперативное ЗУ содержит 11 регистров (R0—R9 и Т). Данные с выхода СОЗУ поступают через внутренний мультиплексор на вход АЛУ, а с выхода АЛУ, в свою очередь, на вход СОЗУ.
Для запоминания результата операции АЛУ в ЦПЭ имеется независимый регистр АС — аккумулятор. Выход аккумулятора связан через внутренний мультиплексор со входом АЛУ; кроме того, выход аккумулятора подключен к выходному буферному каскаду (на три состояния) для выдачи иа выходную шину D. Обычно шина Dиспользуется для передачи данных во внешнюю главную память или внешние устройства ввода/вывода.
Мультиплексоры А и В выбирают данные для двух входов АЛУ в зависимости от данных на шине микрокоманд. На входы мультиплексора А подаются данные шины М, выход СОЗУ и аккумулятор, на входы мультиплексора В — данные шины I, аккумулятор и данные шины К. Данные на выбранном входе мультиплексора В всегда логически умножаются на содержимое соответствующего входа К для обеспечения гибкого маскирования и возможности проверки разрядов.
Арифметико-логическое устройство способно выполнять арифметические и логические операции, включая двоичное сложение в дополнительном коде, прибавление и вычитание, поразрядное логическое сложение и умножение, поразрядное исключающее ИЛИ—НЕ и М< поразрядное логическое дополнение. Результат операции АЛУ может быть записан в аккумулятор или в один из регистров СОЗУ. Для выполнения операции сдвига вправо выведены отдельные шины «Вход сдвига вправо» (RI) и «Выход сдвига вправо» (RO). Линии входа и выхода переноса (С/ и СО) предназначены для обеспечения нормального распространения последовательного переноса Данные на выходы СО и RO поступают через два буферных усилителя (на три состояния каждый), причем разрешается выдача либо только иа СО, либо только на RO. Кроме того, стандартные выходы для схем ускоренного переноса Xи У по­зволяют получить ускоренный перенос для произвольной длины слова.
Возможность маскировать входы АЛУ при помощи    шины  К    значительно    увеличивает универсальность АЛУ. При неарифметических операциях схемы переноса используются для получения логической сборки ИЛИ всех разрядов слова с целью анализа на 0 результата операции или одного из регистров (например, микрокоманды ANR, ORR).
Таким образом, ЦПЭ обеспечивает гибкую проверку содержимого разрядов. Шина К используется также при арифметических операциях для маскирования частей обрабатываемых полей. Дополнительной функцией шины К является передача констант из микропрограмм в ЦПЭ.
Состояния на выходах Xн Yформируются в соответствии со следующим правилом: если обозначить информацию, поступающую иа вход АЛУ с мультиплексора А, как at, aO, а с мультиплексора В как b1 и b0, то в группах функций 0, 1, 2, 3 (описываются инже) уравнения для Xи Yпримут вид (с учетом того, что операция инвертирования происходит в мультиплексорах):
Х=а1*b1 Va0*b0,  Y = al • b1 V (a1 V b1) (a0 V b0).
В группах функций 4, 5, 6, 7 К=1, а X определяется из сравнения с нулем результата логической операции, причем Х=0, если результат логической операции равен нулю.
Во всех случаях информация на выходе пе­реноса СО определяется из уравнения С0 = C1*Y V X*Y.
Отдельный выход АЛУ поступает иа регистр адреса памяти (РА) и с него через выходной буферный каскад (на три состояния) — на выходную шииу А. Обычно РА и шина Аиспользуются для пересылки адресов во внешнюю главную память.    Регистр РА   и шина Амогут быть использованы также для выборки внешнего устройства при выполнении операции ввода/вывода.
В каждом микроцикле иа входы FЦПЭ поступает микрокоманда. Она декодируется, мультиплексоры выбирают операнды, и АЛУ производит нужную операцию. По отрицательному фронту синхроимпульса результат операции АЛУ либо помещается    в аккумулятор, либо записывается в выбранный регистр CОЗУ. Кроме того, в некоторых операциях результат операции АЛУ записывается в РА. Новая микрокоманда может быть подана только с положительным фронтом синхроимпульса. При внешнем управлении синхросигналом ЦПЭ синхроимпульс в микроцикле может быть пропущен, и так как схемы переноса, сдвига и ускоренного переноса не синхронизируются, то их выходы в этом такте могут быть использованы для выполнения ряда проверок данных в аккумуляторе и СОЗУ. При операциях в отсутствие синхросигнала содержимое регистров не изменяется.
Содержание выполняемой микрокоманды определяется функциональной (F-группа) и регистровой (F-группа) группами, которые задаются кодом по F-шине. F-группа определяется тремя старшими разрядами данных F4—F6, а R-группа — четырьмя младшими разрядами F0—F3.
R-группа 1 включает регистры R0—R9, Т, АС и обозначается символом Rn, R-группа 2 и R-группа 3 содержат только регистр Т и акку­мулятор АС; они обозначаются AT.
В большинстве случаев установка сигнала на входах шииы К в 1 или 0 является соответственно либо выборкой, либо отсутствием выборки аккумулятора в данной микрокоманде. Мнемоника микрокоманд включена в каждое описание для справочных целей и может быть использована как язык микроассемблера.
В табл. 2 приведены статические, а в табл. 3 – динамические параметры микросхемы К589ИК02.

Таблица 2

Таблица 3

3. Микросхема К589ИК01

Микросхема К589ИК01 – блок микропро­граммного управления (БМУ), предназначен для  использования  в  устройствах    микропрограммного управления. Она выполняет сле­дующие операции:

• прием начального адреса микропрограмм по 8-разрядной шине данных;
• управление последовательностью выбора микрокоманд из памяти микропрограмм;
• хранение и анализ 4-разрядного кода ко­манды на регистре команд;
• выдача трех разрядов регистра команд для адресации регистров в ЦПЭ;
• хранение двух признаков и условный пе­реход по ним;
• управление прерываниями микропрограмм­ного уровня;
• выдача на вход ЦПЭ или других устройств признаков, лог. 1 и лог. 0;
• непосредственная адресация стандартных биполярных ПЗУ и ППЗУ;
• адресация 512 микрокоманд с возможно­стью увеличения числа адресации ячеек допол­нительными схемами.

Условное графическое обозначение микро­схемы приведено на рис. 7, назначение вы­водов— в табл. 9, структурная схема пока­зана на рис. 8.

рис.7

рис.8

таблица 9

В состав БМУ входят следующие основные узлы:
РАМК — регистр адреса микрокоманд; СОСА — схема определения следующего адре­са микрокоманды; РК—регистр команд; ВБАС – выходной буферный каскад адреса строки; ВБРК— выходной буферный каскад регистра команд; TF  – триггер F; ТС — триг­гер С; TZ — триггер Z; ВВП—выходной бу­ферный каскад признаков; И1, И2, ИЗ — логи­ческие элементы И; ВБАК — выходной буфер­ный каскад адреса колонки.
При описании структурной схемы использу­ются следующие условные обозначения внут­ренних сигналов:
F— содержимое TF; С — содержимое ТС; Z— содержимое TZ; ЗРК— сигнал   разрешения записи  в РК: ВРК — сигнал разрешения выдачи содержи­мого РК; С8—С0 — адрес следующей микрокоманды, поступающей на входы РАМК; РК2—РК0 — содержимое РК;
РАМК – 9-разрядный регистр адреса мик­рокоманд, состоящий из D-триггеров с запи­сью информации по фронту сигнала синхрони­зации С. На входы DРАМК с выходов COCA поступает информация, которая является ад­ресом следующей микрокоманды. Информация с выходов РАМК поступает на ВБАС, ВБАК и COCA;
COCA – комбинационная схема, которая в зависимости от значений управляющих сигна­лов на входах АСО – АС6, EWAи информа­ции, поступающей с шин КО – К7 и узлов TF, ТС, TZ, РАМК и РК, формирует сигналы: С8 – С0,  СРП –  сигнал разрешения прерыва­ния, ЗРК, ВРК.
РК – 4-разрядиый регистр команд, состоя­щий из D-триггеров типа «защелка>, записы­вающих информацию со входов КЗ – К0 при ЗРК=1 н С=0. РК используется для хранения разрядов команды, по которым в дальнейшем можно выполнить условный переход, или при выдаче содержимого РК на выходы РК0 – РК2 для определения адреса регистра в ЦПЭ;
ВБАС – служит для выдачи старших раз­рядов РАМК на выходы А4 – А8, которые оп­ределяют адрес строки следующей микроко­манды. Выходы А4 – А8 переводятся в 3-е (высокоомное) состояние при ЕЯА = 0 или EN – 0; если ERA =1 и EN=1, то на выходы А4 – А8 передается информация со старших разрядов РАМК;
ВБАК – служит для выдачи младших раз­рядов РАМК на выходы A3 – АО, которые оп­ределяют адрес колонки следующей микро­команды. Выходы A3 – АО переводятся в 3-е состояние при EN – 0; если ЕN=1, то на выхо­ды A3 – АО передается информация о младших разрядах РАМК;
ВБРК –  служит для выдачи трех младших разрядов РК на выходы    РКО—РК2.
Выдача информации происходит при EN=1 и ВРК=1; в противном случае на выходах РК0 – РК2 –  напряжение высокого уровня.
TF – D -триггер типа «защелка> служит для хранения при С = 0 инвертированной ин­формации со входа FI. Информация Fс выхо­да TFиспользуется при условных переходах в COCA и поступает на D— входы ТС и TZ. При CLK= 1 TFотслеживает значение иа вы­ходе F1, причем F=F1;
ТС – D-триггер с записью информации по фронту. Запись в ТС происходит при £С0=О по фронту сигнала синхронизации. Содержи­мое ТС используется в COCA при условных переходах или может быть передано на выход FOпри FC3=Qи £С2=1; при этом £0 = С;
TZ – D-триггер с записью информации по фронту. Запись в TZпроисходит при £С/=0 по фронту сигнала С. Содержимое TZисполь­зуется в COCA при условных переходах или может быть передано на выход FOпри FC3= = !, £С2 = 0; при этом FO = 2;
ВБП – служит для выдачи на выход F0 содержимого TC, TZлог. 1 или лог. О при EN=1. Если EN=0, то
ыход F0 — в 3-м состоянии. Выборка следующего адреса микрокоманды БМУ обеспечивает выполнение функции безус­ловных и условных переходов. Эти функции используются для реализации операций без­условного и условного переходов в составе каждой микрокоманды. Каждая микрокоман­да обычно содержит поле операции перехода, которое определяет команду перехода и, сле­довательно,  следующий  адрес  микрокоманды.
Для минимизации числа выводов БМУ и упрощения логической схемы выборки следую­щего адреса массив адресов микропрограмм организован в виде двумерного массива (мат­рицы). Каждый адрес микрокоманды соответ­ствует элементу матрицы на пересечении опре­деленных строки и колонки. Таким образом, 9-разрядный адрес микрокоманд определяется двумя адресами: адресом строки (старшие пять разрядов) и адресом колонки (младшие четыре разряда). Следовательно, матрица ад­ресов может содержать максимально 32 адре­са строки и 16 адресов колонок — всего 512 адресов.
Логическая схема выборки следующего ад­реса БМУ широко использует эту двумерную схему адресации. Например, из любого места матрицы, определенного своей строкой и ко­лонкой, можно безусловно передавать управ­ление в любое место адресной матрицы. Дей­ствительно, для каждого данного адреса (элемента матрицы) существует фиксирован­ное подмножество адресов микрокоманд, ко­торые могут быть выбраны в качестве следую­щего адреса. Эти адреса, на которые   возможен переход, назовем множеством перехода. Каждый тип функции перехода БМУ обладает своим множеством переходов.
Логическая схема признаков БМУ обеспе­чивает хранение текущего значения признака, поступающего на вход F1, и выдачу его на вы­ход признаков F0. Функции переходов БМУ выбираются в за­висимости от сигналов на семи входных ши­нах, обозначенных АС0—АС6. По фронту син­хросигнала 9-разрядиый адрес микрокоманд, выработанный логической схемой определения следующего адреса, загружается в регистр ад­реса микрокоманд. Этот адрес микрокоманды из РАМК выдается в память микрокоманд по девяти      выходным      шинам,      обозначенным А0 – А8. Выходы адреса микрокоманд подраз­деляются на выходы адресов строк и колонок следующим образом: А8 – А4 –  адрес строки; A3—А0 – адрес колонки.
Каждой функции управления адресом соот­ветствует своя кодовая комбинация на функ­циональных входных шинах АС. Разряды 2—6 этой кодовой комбинации определяют вид функции. Ниже следует детальное описание каждой из 11 функций переходов. Для указания адресов строк и колонок исполь­зуются следующие обозначения: СТРn — 5-разрядиый адрес следующей строки; КОЛn — 4-разрядный адрес следующей колон­ки; п — десятичный номер строки или колонки. Для выработки следующего адреса микро­команды  по  безусловному  переходу    используется текущий адрес микрокоманды, т. е. со­держимое регистра адреса микрокоманд перед приходом синхроимпульса, и некоторые разря­ды из кода на шинах АС.
Таким образом, последующая функция пе­рехода будет использовать адрес строки в ре­гистре РАМК, а не измененный адрес строки. Заметим, что функция загрузки всегда блоки­рует функции переходов на шинах АСО—АС6. Однако по ней не блокируется разрешение на выдачу содержимого РК на шины РКО—РК2, а также разрешение на прием в РК содержи­мого шин К4—К7 при наличии на шинах функции ICEи JPXсоответственно. Кроме того, по шине EWAне запрещается разреше­ние строба прерывания и всех функций управ­ления признаками. При подаче лог. 0 на вход ENвыполнение функции БМУ не   блокируется, но выходы А0—А8, F0 и РК2—РК0 пере­водятся в 3-е состояние.
В табл. 10 и 11 приведены статические и динамические параметры К589ИК01.

Таблица 10

Таблица 11