Универсальный внешний накопитель для всех iOS-устройств, совместим с PC/Mac, Android
Header Banner
8 800 100 5771 | +7 495 540 4266
c 9:00 до 24:00 пн-пт | c 10:00 до 18:00 сб
0 Comments

Содержание

Первая микросхема 🙂 / Хабр


Очень рад в подробностях рассказать о своей первой интегральной схеме и поделиться перипетиями этого проекта, которым занимался на протяжении прошлого года. Надеюсь, мой успех вдохновит других и поможет начать революцию в производстве домашних микросхем. Когда я приступил к этому проекту, то понятия не имел, во что ввязался, но в итоге узнал больше, чем когда-либо думал, о физике, химии, оптике, электронике и многих других областях.

Кроме того, мои усилия сопровождались лишь самыми положительными отзывами и поддержкой со всего мира. Искренне благодарен всем, кто мне помогал, давал советы и вдохновлял на этот проект. Особенно моим удивительным родителям, которые не только всегда поддерживают и поощряют меня как только могут, но и предоставили рабочее место и смирились с затратами на электроэнергию… Спасибо!

Без дальнейших церемоний представляю первую интегральную схему (ИС), изготовленную литографическим способом в домашних (гаражных) условиях — PMOS-чип двойного дифференциального усилителя Z1.



Я говорю «изготовленную литографическим способом», потому что Джери Эллсуорт изготовила первые транзисторы и логические вентили (с соединениями, тщательно проложенными вручную проводящей эпоксидной смолой) и показала миру, что это возможно. Вдохновленный её работой, я представляю интегральные схемы, созданные масштабируемым, стандартным фотолитографическим процессом. Излишне говорить, что это логический шаг вперёд по сравнению с моим предыдущей работой, где я воспроизвёл полевой транзистор Джери.


Я разработал усилитель Z1, когда искал простой чип для тестирования и настройки своего процесса. Макет сделан в Magic VLSI для процесса PMOS с четырьмя масками (активная/легированная область, подзатворный оксид, контактное окно и верхний металлический слой). У PMOS есть преимущество перед NMOS, если учесть ионные примеси из-за изготовления в гараже. Маски разработаны с соотношением сторон 16:9 для упрощения проекции.


Макет Magic VLSI


Генерация маски


Активная область


Затвор


Контакт


Металл

Размер затвора приблизительно 175 мкм, хотя на чипе для проверки выполнены элементы размером до 2 мкм. Каждая секция усилителя (центральная и правая) содержит три транзистора (два для дифференциальной пары с общим резистором в эмиттерах и один в качестве источника тока/нагрузочного резистора), что означает в общей сложности шесть транзисторов на ИС. В левой части резисторы, конденсаторы, диоды и другие тестовые элементы, чтобы изучить характеристики техпроцесса. Каждый узел дифференциальных пар выходит отдельным штифтом на выводной рамке, поэтому его можно изучать, а при необходимости добавить внешнее смещение.


Процесс изготовления состоит из 66 отдельных шагов и занимает примерно 12 часов. Выход достигает 80% для больших элементов, но сильно зависит от количества выпитого кофе в конкретный день. Я также записал видео на YouTube о теории производства микросхем и отдельно об изготовлении МОП-транзисторов.

Кремниевые пластины 50 мм (2″) разбиваются на кристаллы 5,08×3,175 мм (площадь около 16 мм²) волоконным лазером Epilog. Такой размер кристалла выбран, чтобы он помещался в 24-контактный DIP-корпус Kyocera.


Пластина N-типа 50 мм


Пластина N-типа 50 мм

Сначала с пластины снимается нативная окись быстрым погружением в разбавленный фтороводород с последующей интенсивной обработкой травильной смесью «пиранья» (смесь серной кислоты и перекиси водорода), смесью RCA 1 (вода, аммиак, перекись водорода), смесью RCA 2 (вода, соляная кислота, перекись водорода) и повторным погружением во фтороводород.

Защитный окисел термически выращивается в водяном паре окружающего воздуха (влажное оксидирование) до толщины 5000−8000 Å.


Влажное термическое оксидирование


Влажное термическое оксидирование


Трубчатая печь


Оксидированная пластина

Оксидированная пластина готова к формированию рисунка на активной/легированной (Р-типа) области. Фоторезист AZ4210 наносится на вращающуюся примерно на 3000 оборотах в минуту подолжку, формируя плёнку толщиной около 3,5 мкм, которая аккуратно подсушивается при 90°С на электроплитке.

Процесс литографии детально

Маску активной зоны обрабатывает мой фотолитографический степпер Mark IV в ультрафиолете с шагом 365 нм — и структура отрабатывается в растворе гидроксида калия.


Структура резиста


Структура резиста


30-минутная подсушка


Травление активной зоны

После этого структура резиста плотно затвердела и применяется несколько других трюков, чтобы обеспечить хорошее сцепление и химическую стойкость во время следующего вытравливания во фтороводороде, который переносит эту структуру на слой подзатворного оксида и открывает окна к голому кремнию для легирования. Эти регионы позже станут истоком и стоком транзистора.


Частицы замыкают затвор


Легированные кристаллы с вытравленными затворами

После этого производится легирование, то есть введение примесей из твёрдого или жидкого источника. В качестве твёрдого источника применяется диск нитрида бора, размещённый поблизости (менее 2 мм) от пластины в трубчатой печи. Как вариант, можно приготовить жидкостный источник из фосфорной или борной кислоты в воде или растворителе — и провести легирование по стандартному процессу преднанесения/погружения во фтороводород/диффундирования/удаления глазури.

Вышеупомянутые шаги формирования рисунка затем повторяются дважды для подзатворного оксида и контактного слоя. Подзатворный оксид должен быть гораздо тоньше (менее ~750 Å), чем защитный оксид, поэтому зоны между стоком/истоком вытравливаются — и там выращивается более тонкий оксид. Затем, поскольку вся пластина оксидировалась на шаге легирования, нужно вытравить контактные окна, чтобы установить контакт металлического слоя с легированными зонами истока/стока.

Теперь все транзисторы сформированы и готовы к межсоединениям с выходом на выводную рамку. Защитный слой алюминия (400−500 нм) распыляется или термически напыляется на пластину. Альтернативой был бы метод взрывной литографии (lift-off process), когда сначала формируется фоторезист, а затем осаждается металл.


Напылённый металл


Напылённый металл

Затем на слое металла формируется рисунок методом фотолитографии и происходит травление в горячей фосфорной кислоте, чтобы завершить изготовление интегральной схемы. Заключительные шаги перед тестированием — это визуальный осмотр и высокотемпературный отжиг алюминия для формирования омических переходов.

Микросхема теперь готова для упаковки и тестирования.

У меня нет установки микросварки (принимаю пожертвования!), поэтому сейчас процесс тестирования ограничен прощупыванием пластины острым пинцетом или использованием платы flip-chip (трудно выровнять) c подключением к характериографу. Дифференциальный усилитель также эмпирически тестируется в цепи для проверки работоспособности.


Кривая IV


Кривая IV

Кривая FET Ids/Vds от с предыдущего устройства NMOS

Конечно, эти кривые далеки от идеальных (в том числе из-за излишнего сопротивления контактов и других подобных факторов), но я ожидаю улучшения характеристик, если раздобуду установку микросварки.

Этим могут частично объясняться и некоторые отличия от кристалла к кристаллу. Скоро я добавлю на эту страницу новые кривые IV, характеристики транзистора и дифференциального усилителя.

Микросхема STR54041 – ШИМ-контроллер для ипульсных блоков питания со встроенным силовым ключом

Внешний вид и назначение выводов str54041:

Назначение выводов №выв.
Общий 1
Вход обратной связи 2
Коллектор ключевого транзистора 3
Эмиттер ключевого транзистора 4
Входной сигнал усилителя ошибки 5


Рис. 2. Структурная схема микросхемы str54041

Типовые схемы блоков питания на микросхеме STR54041


Принцип работы блока питания на микросхеме STR54041

Принцип работы микросхемы str54041 рассмотрим на примере импульсного блока питания телевизора Sony KV-V2155K (шасси: ВЕ-2А).


Рис. 5.Принципиальная схема импульсного блока питания телевизора Sony KV-V2155K.

Блок питания формирует стабилизированные вторичные напряжения +120 В, +21 В, +8 В, +5 В для питания узлов телевизора в рабочем и дежурном режимах.

Блок построен на основе ШИМ-контроллера со встроенным силовым ключом ic STR58041. Микросхема включает в себя источник опорного напряжения, усилитель сигнала ошибки, усилитель тока и силовой ключ.

Схема работает следующим образом. Выпрямленное и отфильтрованное сетевое напряжение поступает на 5 вывод Т601. Благодаря смещению R607, R611 силовой ключ начинает открываться и через обмотку 5-7 Т601 течет ток.

Напряжение ПОС с обмотки 11-13 Т601 прикладывается к базе ключа (2 вывод IC601) и ускоряет процесс перехода его в состояние насыщения. Рост тока через обмотку 5-7 Т601 прекращается, полярность напряжений на обмотках изменяется на противоположную, теперь уже к базе силового ключа будет приложен отрицательный потенциал обмотки положительной обратной связи (ПОС) 11-13 Т601, что приведет к его переходу в состояние отсечки. Далее процесс открытия и закрытия силового ключа повторяется. Таким образом постоянное напряжение преобразуется в импульсную последовательность частотой в десятки кГц. Накопление энергии в Т601 происходит, когда силовой ключ открывается, а передача энергии в нагрузку — в момент закрытого состояния ключа.

Стабилизация вторичных выходных напряжений осуществляется следующим образом. На обмотке 13-15 Т601 формируется напряжение, величина которого пропорциональна выходным напряжения блока питания. Оно выпрямляется (D607, С618) и поступает на 1 вывод IC601 для формирования опорного напряжения. Часть выпрямленного напряжения поступает на 5 вывод IC601 (вход усилителя ошибки). Сигнал с выхода усилителя ошибки через усилитель тока поступает на базу силового ключа, изменяет его рабочую точку и тем самым изменяет время открытого и закрытого состояния ключа, что приводит к стабилизации выходных напряжений.

На элементах R609, R615, Q601 выполнена защита силового ключа от перегрузки. При значении тока через ключ, близком к максимальному, падение напряжения на R609 открывает Q601 и низким уровнем силовой ключ запирается.

С целью уменьшения влияния помех на работу узлов телевизора частота работы преобразователя синхронизируется сигналом из блока строчной развертки.

Трансформатор Т604 является элементом гальванической развязки. Сигнал синхронизации подается непосредственно на базу силового ключа (2 вывод IC601).

Интегральная микросхема – презентация онлайн

1. Интегральная микросхема

Два изобретения середины ХХ века значительно
увеличили скорость технологического (и, как следствие,
общественного) прогресса. Сделанный в 1948 году
транзистор открыл дорогу твердотельной электронике. А
спустя десять лет появился микрочип, интегральная
схема, ставшая предшественником микропроцессора,
который оказал гигантское влияние на всю современную
цивилизацию.
• В 1958 году изобретатель Роберт Нойс (Robert
Noyce) из Fairchild Semiconductor, позже ставший
одним из основателей Intel, создал первую
кремниевую планарную интегральную схему.
Практически одновременно с Нойсом, но
независимо от него, к похожему техническому
решению пришел Джек Килби из Texas
Instruments.
В основе микросхемы
лежало другое
ключевое
изобретение —
транзистор,
созданный в 1947
году в Bell Labs.

3. Изобретение микросхем началось с изучения свойств тонких оксидных плёнок, проявляющихся в эффекте плохой электропроводимости

при небольших электрических
напряжениях
Транзистор- радиоэлектронный
компонент из полупроводникового
материала обычно с тремя выводами,
позволяющий входным сигналам управлять
током в электрической цепи. В русскоязычной
литературе
и документации до 1970-х гг.
применялись обозначения «Т»,
«ПП» (полупроводниковый
прибор) или «ПТ»
(полупроводниковый триод).

4. первый транзистор – маленький элемент схемы, действующий подобно миниатюрному выключателю и тем самым позволяющий реализовывать

алгоритмы обработки
информации.
После изобретения
микросхемы отпала
необходимость
соединять компоненты
электрической схемы
вручную, а
транзисторы стали
постепенно
уменьшаться в
размерах.

5. Классификация транзисторов


Германиевые
Кремниевые
Арсенид-галлиевые
• Биполярные
– n-p-n структуры, «обратной проводимости».
– p-n-p структуры, «прямой проводимости»
• Полевые
– с p-n переходом
– с изолированным затвором
• Однопереходные
• Криогенные транзисторы
Пятьдесят лет назад, в сентябре 1958 года, Джек Килби
продемонстрировал руководству Texas Instruments первый рабочий
экземпляр интегральной схемы – на небольшом кристалле
полупроводника инженеру удалось разместить несколько
компонентов электронной схемы, таких как транзисторы, резисторы,
конденсаторы и пр. Килби использовал в качестве
полупроводникового материала кристалл германия, который сегодня
не столь популярен, как кремний.

7. Джек Килби

( Jack St. Clair Kilby,8 ноябра 1923,Джефферсонсити -20 июня 2005 ,Даллас) — американский
учёный. Лауреат Нобелевской премии по
физике в 2000году за своё
изобретение интегральной схемы в 1958 году в
период работы в Texas Instruments (TI). Также
он — изобретатель карманного калькулятора и
термопринтера (1967).
Таким образом, достижение Джека Килби
заключается в практической реализации идей
его английского коллеги, Джеффри Даммера,
однако значение этого шага столь велико, что в
2000 году Килби становится лауреатом
Нобелевской премии, именно за его разработки
конца 50-хх годов.
Следующим значительным этапом развития интегральных микросхем стала
демонстрация Робертом Нойсом (компания Fairchild Semiconductor) интегральной
схемы на основе кремния.
Роберт Нортон Нойс
(Robert Norton Noyce;
12 декабря 1927 — 3 июня 1990) —
американский инженер,
один из изобретателей
интегральной схемы (1959),
один из основателей
Fairchild Semiconductor (1957),
основатель, совместно с
Г. Муром, корпорации Intel (1968).

Интегральная (микро)схема
(ИС, ИМС, м/сх, англ. integrated circuit, IC,
microcircuit), чип, микрочип (англ. microchip, silicon chip, chip — тонкая
пластинка — первоначально термин относился к пластинке кристалла
микросхемы) — микроэлектронное устройство — электронная
схема произвольной сложности (кристалл), изготовленная
на полупроводниковой подложке (пластине или плёнке)
и помещённая в неразборный корпус, или без такового, в случае
вхождения в состав микросборки.
На сегодняшний день большая часть микросхем изготавливается в корпусах
для поверхностного монтажа. Кристалл в микроэлектронике —
размещённая на полупроводниковой пластине или плёнке электронная
схемапроизвольной сложности.
В процессе сборки упаковывается в
корпус и в результате образует готовое изделие — микросхему
Кристалл СБИС

10. Как работает микрочип

11. Транзисторы соединяют друг с другом в разной последовательности для того, чтобы реализовать разные логические операции: И, ИЛИ,

Транзисторы соединяют друг с другом в разной
последовательности для того,
чтобы реализовать разные
логические операции:
И, ИЛИ, НЕ, Исключающее ИЛИ
схема устройства,
которое
складывает два
двузначных
числа: AB + CD =
XYZ

12.

Технологический процесс
При изготовлении микросхем используется метод фотолитографии
В качестве характеристики технологического процесса производства
микросхем указывают минимальные контролируемые размеры
топологии фотоповторителя
В 1970-х годах минимальный контролируемый размер составлял 28 мкм в 1980-х был уменьшен до 0,5-2 мкм. Экспер.образцы 0,18 мкм.
В 1990-х годах экспериментальные методы стали внедряться в
производство и быстро совершенствоваться. В начале 1990-х
процессоры (например, ранние Pentium и Pentium Pro) изготавливали
по технологии 0,5-0,6 мкм (500—600 нм). Потом их уровень поднялся до
250—350 нм. Следующие процессоры (Pentium 2, K6-2+, Athlon) уже
делали по технологии 180 нм.
В конце 1990-х фирма Texas Instruments создала новую
ультрафиолетовую технологию с минимальным контролируемым
размером около 80 нм. Но достичь её в массовом производстве не
удавалось вплоть до недавнего времени. По состоянию на 2009 год
технологии удалось обеспечить уровень производства вплоть до 90 нм.
• Новые процессоры
• (сперва это был Core 2 Duo) делают по новой УФ-технологии 45 нм.
Есть и другие микросхемы, давно достигшие и превысившие данный
уровень (в частности, видеопроцессоры и флеш-память
фирмы Samsung — 40 нм). Тем не менее дальнейшее развитие
технологии вызывает всё больше трудностей. Обещания фирмы Intel
по переходу на уровень 30 нм уже к 2006 году так и не сбылись.
• По состоянию на 2009 год альянс ведущих разработчиков и
производителей микросхем работает над тех. процессом 32 нм.
• В 2010-м в розничной продаже уже появились процессоры,
разработанные по 32-х нм тех. процессу.
Контроль качества
• Для контроля качества интегральных микросхем широко применяют
так называемые тестовые структуры.

14. Корпуса микросхем

Микросхемы выпускаются в двух
конструктивных вариантах — корпусном и
бескорпусном.
Корпус микросхемы — это несущая система и
часть конструкции, предназначенная для
защиты от внешних воздействий и
для электрического соединения с внешними
цепями посредством выводов. Корпуса
стандартизованы для упрощения технологии
изготовления готовых изделий.
Бескорпусная микросхема — это
полупроводниковый кристалл,
предназначенный для монтажа в гибридную
микросхему или микросборку
(возможен непосредственны
монтажна печатную плату).

15. Специфические названия микросхем

• Фирма Intel первой изготовила микросхему, которая выполняла
функции микропроцессора Intel 4004. На базе усовершенствованных
микропроцессоров 8088 и 8086 фирма IBM выпустила свои
известные персональные компьютеры).
• Микропроцессор формирует ядро вычислительной машины,
дополнительные функции, типа связи с периферией выполнялись с
помощью специально разработанных наборов микросхем (чипсет).
Для первых ЭВМ число микросхем в наборах исчислялось десятками и
сотнями, в современных системах это набор из одной-двух-трёх
микросхем. В последнее время наблюдаются тенденции постепенного
переноса функций чипсета (контроллер памяти) в процессор.
• Законодательство России предоставляет правовую охрану топологиям
интегральных микросхем.

16. Интересные факты:

• В мае 2011 фирмой Altera была выпущена, по 28 нм техпроцессу,
самая большая в мире микросхема, состоящая из 3,9 млрд
транзисторов.
• Так выглядит микрочип — стандартное приспособление для
измерения уровня активности генов. Яркость свечения каждой из
ячеек соответствует уровню активности одного конкретного гена
• Разработка интегральной схемы с широким
использованием устройств функциональной
микроэлектроники позволяет вплотную
приблизиться к «идеальной конструкции»
гибридных устройства.

17. Материалы:

•http://theoryandpractice.ru
•http://ru.wikipedia.org
•http://elementy.ru
•http://chernykh.net
•http://www.3dnews.ru

Что такое микросхемы. Как они работают, с чего изготовляются, какая главная их задача

Википедия гласит, что микросхема – это материальное воплощение электрической схемы, которое выполняет определенную функцию. Эта формулировка также подходит к чипам – маленьких плоских кусочков, на поверхности которых, собственно происходит весь процесс.

Микросхемы обрабатывают информацию, которая выражена двоичным кодом (бинарным кодом) единицами и нулями. Они работают на основе транзисторов – радиоэлектронных полупроводниковых элементов, которые управляют входным током. В одной микросхеме помещается до миллиарда транзисторов, что дает нам огромные вычислительные мощности. Сегодня, на микросхемах построены современные компьютеры, смартфоны и вся умная электроника.

Как работает микросхема

Так как микросхемы является основой всех гаджетов, что нас окружают, следовательно, технология достаточно массовая. В ее основе лежит специальный материал – монокристаллический кремний, на нем и формируется инженерами микросхемы с электронных элементов: конденсаторов, резисторов и транзисторов.

во избежании неприятностей, микросхемам нужен диэлектрик, который служит для изоляции транзисторов друг от друга и металлические проводники для соединения. Иными словами говоря, транзистор превращает входной ток и передает информацию в виде 01001 110 000111 010101… и тому подобное.

Как изготовляют монокристаллический кремний

В современных микросхемах на одном кристалле кремния расположены миллиарда транзисторов, поэтому их размещением занимается компьютер, а не человек.

Кристаллы для микросхем выращивают специальным способом, к сплаву кремния кладут небольшой кусочек самого кремния, и медленно его вращают, пока не начнет застывать. Из этого следует цилиндр монокристаллического кремния, который нарезают на несколько пластин. К кремнию добавляют атомы различных элементов, формируя ключевой элемент транзистора – p-n-переход. Пленка из оксида кремния изолирует транзисторы, а металлические развязки соединяют их между собой.

Быстрая и правильная обработка информации – главная задача микросхем

Выше говорилось, что микросхемы выполняют вычислительные функции. Они обрабатывают двоичный код, трансформируя его в электрический сигнал и наоборот. С микросхем созданы различные устройства – от датчиков движения к средствам машинного зрения и разумных бытовых приборов.

Что такое закон Мура?

Основатель корпорации Intel Гордон Мур вычислил, что количество транзисторов на монокристалле удваивается каждые два года. Это происходит благодаря уменьшению самих транзисторов, однако у этого процесса есть предел, который рано или поздно придется пересечь, что есть проблемой, так как неизвестно как это сделать.

Производство центральных процессоров, внутри наших устройств, имеет ограничения. Дело в том, что общая вычислительная мощность возрастает, если распределять задачи между ядрами процессора. Логичное решение – создание многоядерных процессоров – позволило сделать рывок в микроэлектронике 10 лет назад, когда Intel представила двухъядерный процессор Core Duo.

Впрочем, этот же закон вводит ограничения на рост производительности от этой многоядерности.

Угрозу видят в том, что на фоне стремительного роста технологий микросхем предыдущие технологии будут слишком быстро и «искусственно-принудительно» устаревать. Через токсичные материалы, которые используют в производстве современных компьютеров, чрезмерный моральный износ без разумного регулирования имеет вредное воздействие на окружающую среду и может привести к катастрофе.

Мировая микроэлектроника, следуя закону Мура, до сих пор всегда опровергала опасения инженеров, что вот-вот упремся в непреодолимые физические ограничения, после которых отрасль или застрянет навсегда, или должна будет перейти на принципиально новые материалы и технологии.

Принципы построения, функционирования и диагностики микросхем семейства DP104, применяемых в источниках питания мониторов Samsung

В очень многих моделях мониторов Samsung, а также в мониторах других торговых марок, выпускаемых по OEM соглашениям с Samsung, применяются микросхемы семейства DP104, к которому относятся DP304, DP704, DP308 и другие. Любой специалист, сколько-нибудь серьезно занимающийся ремонтом мониторов, сталкивался с этими микросхемами. И, наверняка, у него появлялась масса вопросов, типа: «Что это такое и как это работает?», «Каким образом это можно проверить?» и «Где это можно приобрести?». Постараемся дать ответы на большую часть подобных вопросов и, постараемся, наконец-то, разобраться со всеми нюансами работы и диагностики данных микросхем.

 

Микросхема DP104, как впрочем, и другие «DP-шки», относятся к микросхемам класса SPS (Samsung Power Switch) – силовые ключи от Samsung. Микросхемы данного класса объединяют в себе две функции:

1. Функцию мощного ключа.

2. Функцию управляющей микросхемы.

Управляющий модуль, входящий в состав SPS, обеспечивает функционирование ключа в режиме широтно-импульсной модуляции – ШИМ (PWM), а также обеспечивает силовой ключ различными защитами. Внешний вид и блок-схема силового ключа типа SPS, представлены на рис.1, а описание контактов приводится в табл.1.

Рис.1   Блок-схема и внешний вид микросхемы DP 104

 

Таблица 1. Назначение контактов DP 104

Обознач.

Функция

1

DRAIN

Сток внутреннего FET транзистора. Этот контакт подключается к первичной обмотке импульсного трансформатора.

2

GND

Общий. Контакт для подключения к «земле». Внутри этот контакт соединен со стоком FET транзистора.

3

VCC

Вход питающего напряжения. Этот контакт также используется и как вход для сигнала защиты от превышения напряжения (OVP).

4

VFB 

Вход сигнала обратной связи, который используется для стабилизации выходных напряжений источника питания. Через этот контакт также осуществляется и защита от короткого замыкания в нагрузке (OCP).

5

SYNC 

Вход сигнала синхронизации, который осуществляет подстройку рабочей частоты микросхемы под параметры строчной развертки. Контакт также используется для обеспечения функции «мягкого» старта.

Функциональная схема SPS-ключа и минимально-необходимые для его работы внешние компоненты изображены на рис.2.

Рис.2   Типовой источник питания на базе DP104

Рассмотрим принципы запуска и функционирования микросхемы.

 

Цепь запуска

Микросхемы SPS спроектированы таким образом, чтобы запускаться при малых пусковых токах, величиной около 0.1 мА. В составе SPS имеется схема UVLO (Under Voltage Lock Out – отключение при понижении входного напряжения), гарантирующая, что питающее напряжение равно величине, полностью делающей микросхему работоспособной. Схема UVLO защищает микросхему от работы при низком питающем напряжении.

 

Рис.3  Схема запуска и схема UVLO микросхемы DP 104

Схемы запуска и UVLO представлены на рис.3. Схема UVLO начинает функционировать, когда на контакте 3 напряжение достигает величины 15В (рис.4). Величина тока, потребляемого микросхемой в момент запуска, составляет всего 0.1 мА – это позволяет минимизировать потери мощности. Однако после запуска микросхемы, величина потребляемого тока резко возрастает.

 

Рис.4 Гистерезис запуска и выключения микросхемы DP104 

Схема UVLO отключает микросхему в момент, когда питающее напряжение падает ниже 9В, т.е. процесс включения/выключения представляет собой гистерезис величиной 6В. Этот гистерезис предотвращает беспорядочные включения и выключения микросхемы во время подачи напряжения, т.к. в течение почти 40 мс после ее запуска наблюдаются колебания питающего напряжения (рис.5). И если в течение этого времени микросхема SPS выключится, то для ее перезапуска придется полностью отключить питающее напряжение.

 

Рис.5  В момент включения на линии питания наблюдаются колебания в течение 40 мс

Внутренний стабилитрон Vz обеспечивает ограничение величины питающего напряжения на уровне 32В. Это предотвращает разрушение микросхемы под воздействием высоковольтного напряжения. Если напряжение питания становится выше 32В, стабилитрон открывается и весь входной ток течет через него. В результате, напряжение на входе «+» компаратора «Сброс при включении питания» становится ниже 6.5В, и компаратор на своем выходе формирует сигнал блокировки микросхемы. Компаратор «Сброс при включении питания» никак не связан со схемой UVLO и не питается опорным напряжением Vref.

После того как микросхема запустится, ее внутренний источник опорного напряжения начинает формировать напряжение Vref величиной 5В, которое используется для питания цепей управления. Величина напряжения Vref не зависит от температурных колебаний кристалла микросхемы и не зависит от колебаний питающего напряжения. Работа источника опорного напряжения разрешается сигналом от схемы UVLO. Напряжение Vref предназначено для формирования различных внутренних напряжений смещения, а также для управления логикой схемы контроля опорных напряжений. Опорное напряжение никак не используется схемой UVLO и компаратором «Сброс при включении питания».

 

Рис.6  Пусковая цепь блоков питания мониторов Samsung SynMaster 550B/750S

Процесс запуска DP104 рассмотрим на примере блока питания мониторов Samsung SyncMaster 550B и 750S. Пусковая цепь этих блоков питания приведена на рис.6, а их запуск происходит следующим образом:

1) Если переключатель SW601 находится в разомкнутом состоянии (монитор выключен), то к катоду диода D606 приложено напряжение менее 5В. Это напряжение создается делителем, состоящим из резисторов R609, R610 и R605.

2) Когда переключатель SW601 переводится в состояние «включено», пусковой ток начинает протекать через резисторы R609, R610, обеспечивая медленный заряд конденсатора С609. Напряжение конденсатора является напряжением Vcc, прикладываемым к конт.3 микросхемы DP104.

3) В момент, когда конденсатор зарядится до 15В, схема UVLO запустит преобразователь, и в дополнительной обмотке импульсного трансформатора T601 появятся импульсы, которые выпрямляются диодом D606 и сглаживаются конденсатором C609. В результате на конденсаторе C609, а значит и на конт.3 DP104 создается напряжение величиной 18-19В, которое и является нормальным питающим напряжением.

Процесс запуска DP104 поясняют осциллограммы основных сигналов на рис.7.

 

Рис.7  Алгоритм процесса запуска микросхемы DP104

 

Цепь «мягкого» старта

«Мягкий» старт подразумевает плавное нарастание длительности импульсов, открывающих силовой ключ. В результате ток через ключ и все выходные напряжения не сразу становятся максимальными, начинают монотонно нарастать. Такой плавный запуск позволяет предотвращать появление повышенного выходного тока блока питания, а, значит, и снижать вероятность отказа элементов источника питания в момент включения. Поэтому можно говорить, что наличие схемы «мягкого» старта является обязательным атрибутом современного импульсного преобразователя напряжения.

При рассмотрении принципа «мягкого» старта DP104 обратимся к части схемы источника питания монитора Samsung SyncMaster 550B, представленной на рис.8.

 

Рис.8  Схема “мягкого старта” микросхемы DP104 в составе монитора  Samsung SyncMaster 550B

Когда микросхема включена и нормально функционирует, в средней точке диодов (аноды D1, D2 и D3) устанавливается напряжение 3.15В. Это напряжение можно получить простым вычислением по формуле 1 для эквивалентной цепи, изображенной на рис.9 (сопротивлением открытого диода пренебрегаем).

Рис.9  Эквивалентная схема внутреннего делителя

Источником тока 0.9мА обеспечивается заряд конденсатора C610 до напряжения 3.15В, что приводит к установке этого потенциала на конт.4. При этом на входе компаратора ШИМ-логики напряжение будет соответствовать величине 0.9В (вычисляется по формуле 2). Напряжения 3.15В на входе микросхемы и 0.9В на входе внутреннего компаратора, соответствуют максимальной длительности управляющих импульсов, т.е. соответствуют максимальному току преобразователя.

 

Цепь «мягкого» старта подключается к конт.5 и состоит, главным образом, из конденсатора C611. Кроме того, в состав цепи входит еще и внутренний диод D3. Заряд конденсатора C611 будет происходить значительно медленнее, чем заряд конденсатора C610, что обусловлено разностью в номиналах их емкостей (C611=1мкФ, С610=47нФ). В момент запуска микросхемы DP104 оба конденсатора разряжены, и начинают заряжаться источником тока 0.9 мА. В результате часть тока ответвляется на зарядку конденсатора С611, что, естественно, приводит к уменьшению тока, заряжающего С610.

В момент заряда С611 потенциал средней точки диодов D1, D2 и D3 уменьшается – этот потенциал составляет уже не 3.15В, а равен величине напряжения на С611 плюс 0.7В (падение напряжения на D3). В результате, и на «минусовом» входе компаратора ШИМ-логики потенциал также будет ниже 0.9В, что приведет к уменьшению длительности рабочего цикла управляющих импульсов. Постепенно, по мере заряда C611, потенциал в средней точке диодов растет; растет напряжение на входе компаратора и увеличивается длительность управляющих импульсов.

Когда конденсатор С611 зарядится до величины 3.15В, диод D3 закроется, и напряжение на С610 сразу же достигает максимального значения 3.15В. Напряжение на входе компаратора также становится максимальным – 0.9В, длительность управляющих импульсов растет, и ток преобразователя увеличивается. Далее регулировка этого тока осуществляется только лишь за счет обратной связи, напряжение которой прикладывается к конт.4.

Конденсатор же C611 заряжается до 5В за счет внутреннего резистора Rc. Конденсатор мягкого старта C611 разряжается, когда схема UVLO отключает DP104. Это позволяет повторить процесс «мягкого» старта при повторном перезапуске.

Диаграммы, поясняющие суть работы схемы «мягкого» старта, представлены на рис.10.

 

Рис.10  Алгоритм работы схемы “мягкого старта” в DP104

 

Цепь синхронизации

Так как микросхема DP104 разработана специально для применения в мониторах, она должна иметь возможность синхронизироваться со строчной разверткой. Наличие функции синхронизации является отличительной особенностью импульсных регуляторов, применяемых в мониторах, от регуляторов общего назначения.

Синхронизация позволяет сделать так, чтобы шумовые помехи на изображении, вызванные переключением мощного транзистора источника питания, возникали во время обратного хода луча по строке. В результате, эти помехи оказываются невидимыми. Для такой синхронизации источника питания используется импульс обратного хода, вырабатываемый в выходном каскаде строчной развертки.

 

Рис.11 Схема синхронизации DP104 с блоком строчной развертки

Рассмотрим функционирование цепи синхронизации по рис.11. Внешний сигнал синхронизации подается на конт.5 микросхемы DP104. Этот сигнал не должен быть меньше чем -0.6В, что обеспечивается резистором R614 и диодом D607. Напряжение сигнала синхронизации на рис.11 обозначено, как Vrs. После того, как «мягкий» старт завершится, на конденсаторе C611 создается напряжение величиной 5В. В момент, когда импульс синхронизации активизируется, напряжение Vrs «накладывается» на 5В конденсатора С611, в результате чего на конт.5 появляется импульс амплитудой более 7В. Внутренний компаратор синхронизации сравнивает это напряжение с опорным напряжением 7.2В и формирует на своем выходе сигнал Vcomp, который изменяет частоту переключения триггера задающего генератора. В отсутствии сигнала синхронизации задающий генератор работает с частотой собственных колебаний.

Рис. 12 Сигналы контрольных точек цепи синхронизации

Форма сигналов в контрольных точках цепи синхронизации DP104 приведены на рис.12 и по ним можно сделать следующие замечания:

1) Сигнал AFC (автоматическая подстройка частоты) снимаемый с выходного каскада строчной развертки прикладывается к разделительному трансформатору T602. Импульс ЭДС, наводимый во вторичной обмоткеТ602, создает ток через дифференциальную цепь, состоящую из C612 и R614. Отрицательная часть продифференцированного сигнала «срезается» диодом D607, в результате остается только часть отрицательного выброса величиной около 0.6-0.7В (падение напряжения на открытом диоде). Таким образом получается сигнал Vrs амплитудой около 3В.

2) Полученный сигнал Vrs прикладывается к нижней по рисунку обкладке конденсатора С611, напряжение на котором составляет 5В. Напряжение сигнала Vrs суммируется с постоянным напряжением 5В, и результирующий сигнал с амплитудой около 8В прикладывается к конт.5 микросхемы DP104.

3) В момент, когда импульс на конт.5 достигнет величины 7В или выше, внутренний компаратор перестроит частоту генератора под параметры входного сигнала.

 

Цепь обратной связи

Модуль обратной связи SPS DP104 выполняет две основные функции:

– регулировка напряжения Vfb;

– обеспечение функции «задержка отключения».

Импульсный трансформатор состоит из первичной и вторичной части. В то время как во вторичной части находятся лишь вторичные обмотки, в первичной части трансформатора имеются и первичная обмотка и третичные обмотки. Третичные обмотки бывают двух типов, в соответствии с выполняемыми ими функциями:

– третичная обмотка для создания питающего напряжения Vcc микросхемы DP104;

– третичная обмотка для формирования напряжения обратной связи Vfb.

Естественно, что в данном разделе мы рассматривать обмотку обратной связи.

Регулировка и стабилизация выходных напряжений источника питания осуществляется модуляцией ширины импульсов, управляющих затвором FET транзистора. Ширина этих импульсов определяется путем сравнения напряжения Vfb, подаваемого на конт.4 микросхемы, с напряжением, которое формируется на резисторе токового датчика – Rsense . Наличие встроенного токового датчика (резистора Rsense) и узкополосного фильтра позволяет снизить количество внешних элементов микросхем семейства SPS.

Функционирование цепи обратной поясняет схема на рис.13.

 

Рис.13  Цепь обратной связи микросхемы DP104

Напряжение обратной связи Vfb при нормальном функционировании блока питания должно находиться в диапазоне от 0В до 3.15В. Напряжение обратной связи Vfb, равное 3.15В, соответствует максимальному значению тока FET-транзистора, а уменьшение напряжения Vfb приводит к уменьшению этого тока (рис.14). Величина Vfb определяется напряжением на конденсаторе C610, который заряжается источниками тока 0.9мА и 4мкА, входящими в состав DP104. Разряд конденсатора C610 обеспечивается внешним транзистором Q602. Источник тока 0.9мА обеспечивает заряд C610 в момент запуска микросхемы (см. раздел «мягкий» старт), а источник тока 4мкА поддерживает заряд конденсатора уже после того, как диод D1 закроется.

 

Рис.14 Уменьшение напряжения обратной связи FB приводит к уменьшению тока FET транзистора

Напряжение Voff используется для блокировки работы микросхемы SPS при отсутствии нагрузки.

Основные элементы цепи обратной связи представлены на рис.15. Рассмотрим функционирование этого каскада.

1) Для формирования напряжения обратной связи используется третичная обмотка, в которой при работе DP104 наводятся импульсы, выпрямляемые диодом D614 и сглаживаемые конденсатором C630. Это напряжение открывает стабилитрон ZD601, в результате чего создается ток Iz, величина которого прямопропорциональна величине всех выходных напряжений источника питания. Этим током открывается Q602, в результате чего начинает изменяться потенциал конт.4 микросхемы DP104.

2) Если нагрузка вторичной цепи уменьшается, то это ведет к увеличению напряжения Vout. Часть энергии передается в третичную обмотку обратной связи, что в итоге приводит к увеличению тока Iz. Транзистор Q602открывается и через его коллектор начинает протекать ток внутреннего диода D2. В результате, потенциал средней точки диодов уменьшается, т.е. уменьшаетcя и ток диода D1. Напряжение на «-» входе компаратора падает, что ведет к уменьшению длительности управляющих импульсов FET-транзистора, т.е. ведет к уменьшению тока через первичную обмотку импульсного трансформатора. Как следствие, все вторичные выходные напряжения уменьшаются, т.е. обеспечивается их стабилизация.

3) При уменьшении же вторичного напряженияVout все процессы происходят в обратном порядке, т.е.: ток Iz уменьшается – транзистор Q602 призакрывается – ток коллектора Q602 уменьшается – уменьшается ток диода D2 – потенциал средней точки диодов и ток диода D1 возрастают – возрастает напряжение на «-» входе компаратора – длительность управляющих импульсов возрастает – ток первичной обмотки растет – выходные напряжения увеличиваются, т.е. стабилизируются.

4) Рассмотренный выше процесс стабилизации осуществляется импульсным методом, т.е. происходит периодически, но в очень короткие моменты времени, когда к катоду ZD601 прикладывается напряжение 6.8 – 6.9В (в этот момент времени начинает протекать ток Iz). Напряжение 6.8 – 6.9 В получается за счет суммирования двух напряжений: напряжения перехода база-эмиттер транзистора Q602 (Vbe=0.6-0.7В) и порогового напряжения стабилитрона ZD601 (6.2 В).

 

Рис.15  Типовое построение и основные элементы цепи обратной связи микросхемы DP104

 

Токовая защита

Токовая защита, она же защита от коротких замыканий (OCP – Over Current Protection), обеспечивает отключение микросхемы SPS в случае обнаружения слишком большого тока в выходных цепях источника питания. Токовая защита организована через контакт обратной связи (конт.4). Сигнал обратной связи является нормальным, когда его величина меньше 3.15В, но больше 0В. Если сопротивление на выходе источника питания падает, или в цепи обратной связи возникает какая-либо другая проблема, должна начать свое функционирование цепь «задержка отключения», образованная компаратором токовой защиты, конденсатором C610 и источником тока 4мкА. Цепь «задержка отключения» изменяет режим заряда конденсатора обратной связи C610. Напомним, что этот конденсатор заряжается внутренними источниками тока микросхемы, а разряжается внешним транзистором Q602, который открывается током цепи обратной связи. При возникновении короткого замыкания в нагрузке, все выходные напряжения а, значит, и напряжение обратной связи уменьшаются практически до нуля. Уменьшение сигнала обратной связи приводит к прекращению тока Iz и закрыванию транзистора Q602. И вот в момент, когда разряд конденсатора C610 прекратится из-за полного закрывания транзистора Q602, цепь «задержка отключения» начинает заряд конденсатора до более высокого потенциала. Поясним принцип функционирования цепи токовой защиты, используя рис.16.

 

Рис.16  Цепь токовой защиты микросхемы DP104

1) Если уровень напряжения обратной связи на конт.4 больше 0В, но в то же самое время не превышает 3.15В, заряд конденсатора C610 осуществляется источником тока 0.9 мА через диод D2. При этом форма зарядного тока С610 представляет собой кривую (Т1 на рис.17).

2) Когда потенциал на конденсаторе С610 достигнет уровня 3.15В и превысит его, диод D2 закрывается, и заряд конденсатора будет осуществляться источником тока 4мкА. Форма зарядного тока С610 на этом этапе становится практически прямолинейной (T2 на рис.17). В это время через транзистор FET протекают максимальные токи.

3) Когда напряжение на конденсаторе С610 достигнет величины порядка 7.5 – 8В, компаратор OCP переключится и сформирует сигнал отключения.

4) Микросхема DP104 блокируется и для ее повторного запуска необходимо обеспечить перезапуск питающего напряжения, т.е. микросхему необходимо выключить и снова включить. Эта функция обеспечивается цепью «Сброс при включении питания». После того как срабатывает блокировка, конденсатор C610 заряжается до потенциала VCC источником тока 4мкА и именно напряжение устанавливается на конт.4 до тех пор, пока микросхема не перезапустится.

 

Рис.17 Функционирование токовой защиты DP104

 

Защита от превышения напряжений

Схема защиты от превышения напряжений (OVP – Over Voltage Protection) обеспечивает защиту вторичной части блока питания в том случае, если величина выходных напряжений становится недопустимо большой. Защита от превышения организована через контакт питающего напряжения микросхемы SPS (конт.3). Если в цепи обратной связи возникнет какая-либо неисправность, например, сигнал обратной связи будет оборван, выходные напряжения начнут очень быстро увеличиваться, т.к. микросхемой будет обеспечиваться режим максимальных токов, что в итоге может привести к очень серьезным последствиям. Задача схемы OVP заключается в том, чтобы в этом случае определить аварийный режим работы и отключить микросхему SPS.

 

Рис.18  Цепь питания DP104

На рис.18 показана цепь питания микросхемы DP104, и из этого рисунка видно, что после запуска микросхема питается от третичной обмотки импульсного трансформатора. Импульсы этой обмотки выпрямляются диодом D606 и

сглаживаются конденсатором C609. Полученное, таким образом, напряжение подается на конт.3 микросхемы DP104.

Если все функционирует правильно, то на конт.3 создается потенциал порядка 18 – 20В. Однако как только в цепи обратной связи возникают проблемы, напряжение на C609 начинает нарастать очень и очень быстро, т.к. в этом случае импульсы в третичной обмотке изменяют свою амплитуду мгновенно.

Напряжение конт.3 сравнивается внутренним компаратором OVP с опорным напряжением 25В. Поэтому, как только на конт.3 напряжение превысит величину 25В, компаратор формирует блокирующий сигнал, обеспечивающий отключение микросхемы. Защита от превышения напряжения является триггерной, т.е. после ее срабатывания микросхема блокируется, и перезапустить ее можно только путем выключения. Если быть более точным, то схема OVP «освобождается», когда напряжение на конт.3 падает до уровня 6.5В. Повторный запуск микросхемы DP104 после срабатывания OVP, обеспечивается цепью «Сброс при включении питания».

 

Термическая защита

Термическая защита (TSD) предотвращает повреждение микросхемы SPS в случае перегрева ее корпуса. Если температура кристалла микросхемы достигает 150°С, или становится выше, схема TSD активизирует триггер отключения. Повторный запуск микросхемы DP104 после срабатывания термической защиты обеспечивается цепью «Сброс при включении питания», т.е. только после отключения питания

 

Схема гашения переднего края импульса

Схема гашения переднего импульса (LEB – Leading Edge Blanking) позволяет предотвратить переключение FET-транзистора во время прохождения нежелательного импульса тока, который возникает в момент включения FET. Все дело в том что, как только FET-транзистор открывается, ЭДС во всех обмотках импульсного трансформатора меняет свое направление, в результате чего через вторичные выпрямительные диоды в течение некоторого (очень короткого) периода времени начинает протекать обратный ток (ток обратного восстановления диодов). Этот паразитный ток наводит во всех обмотках, в том числе и в первичной обмотке, ЭДС, вызывающую появление достаточно мощного, хотя и короткого, импульса тока через FET-транзистор. Формированию этого импульса способствует еще и наличие эквивалентной емкости перехода сток-исток полевого транзистора.

 

Рис.19  Схема гашения переднего импульса – LEB

Возникающий импульс тока формирует на внутреннем резисторе Rsense импульс напряжения, который способен вызвать срабатывание компаратора, и, как следствие, может оборвать импульс, открывающий транзистор FET. Таким образом, необходимо этот переходной процесс подавить и предотвратить отключение FET. В случае, когда управляющая микросхема и транзистор разделены, подавление нежелательного импульса тока осуществляется применением RC-фильтра, устанавливаемого между токовым датчиком и микросхемой. В данном же варианте, такое подавление обеспечивается схемой LEB, которая блокирует цепь обратной связи на время прохождения нежелательного импульса тока. Схема LEB является более точной, по сравнению с RC-фильтром, т.к. схемой LEB анализируется форма напряжения на затворе FET. За счет эффекта Миллера форма напряжения затвора очень точно показывает момент окончания импульса тока.

Реализация схемы LEB демонстрируется на рис.19, а принцип ее функционирования поясняет временная диаграмма на рис.20.

 

Рис. 20 Принцип работы схемы LEB

 

Диагностирование микросхем SPS

Так как практически все микросхемы семейства SPS имеют одинаковую функциональную схему и одинаковое назначение контактов, предлагаемая ниже методика тестирования подходит в равной степени для всех микросхем этого типа.

Диагностирование микросхем опирается на хорошее знание принципов функционирования SPS и знание их внутренней архитектуры. Именно поэтому, мы сначала в таких подробностях рассмотрели структуру DP104 и функционирование ее отдельных узлов. Это будет ключом к пониманию методов диагностики микросхем SPS, и позволит грамотно походить к вопросам использования аналогов, а также к вопросам возможной доработки схем при установке аналогов с несколько отличающимися параметрами.

Для диагностирования микросхем семейства SPS нам понадобится следующее оборудование:

– осциллограф;

– тестер для измерения сопротивления и напряжения;

– лабораторный источник питания с возможностью регулировки выходных напряжений (лучше иметь два источника, т.к. это позволит провести наиболее полную функциональную проверку).

Мы предлагаем четыре типа диагностических проверок микросхем SPS:

1. Простая проверка на «пробой» силового ключа.

2. Простая функциональная проверка.

3. Расширенная функциональная проверка.

4. Полная функциональная проверка.

Начнем рассмотрение этих проверок в порядке их усложнения.

 

Проверка на «пробой» силового ключа

Для этой процедуры достаточно иметь под руками самой простой мультиметр. Суть проверки заключается в «прозвонке» перехода сток-исток внутреннего FET-транзистора. Практически во всех случаях отказ микросхем сопровождается пробоем этого транзистора, поэтому данный метод является наиболее быстрым и эффективным, а самое главное, дает почти 100%-ый результат достоверности.

Итак, для проверки микросхемы измеряем сопротивление между конт.1 и конт.2. При этом к конт.1 прикладывается «плюс» измерительного прибора, а к конт.2 – «минус». Если это сопротивление очень большое (десятки МОм), то микросхему можно считать исправной. Если же это сопротивление составляет единицы-десятки Ом, то с уверенностью можно говорить о неисправности микросхемы и необходимости ее замены.

Данную проверку можно проводить, не выпаивая микросхему из печатной платы – это практически не влияет на достоверность результата, поэтому рассмотренный метод вполне подходит под определение «экспресс-анализа» (однако всегда стоит учитывать наличие внешних элементов, способных «коротить» переход сток-исток FET-транзистора).

Этой проверки достаточно в подавляющем большинстве случаев, однако, при очень сложных ситуациях, а также при попытках установить аналогичную микросхему, может потребоваться более детальный анализ.

 

Простая функциональная проверка

Для проведения этой проверки потребуются все те приборы, которые мы упоминали выше. Суть проверки заключается в том, что на микросхему SPS, которую не выпаивают из схемы, подают питающее напряжение от лабораторного источника питания. Естественно, что при такой проверке монитор нельзя включать в питающую сеть, т.е. проверка проводится в режиме, абсолютно безопасном для силовых каскадов.

Рассмотрим последовательность действий по порядку:

1) От лабораторного источника подаем напряжение на конт.3 микросхемы SPS. Начинаем это напряжение плавно увеличивать.

2) Когда питающее напряжение достигнет величины 15В, микросхема SPS запускается, и на конт.1 «проскакивают» импульсы (в течение очень короткого периода времени). Наличие импульсов контролируем с помощью осциллографа. Но стоит обратить внимание на тот факт, что сток транзистора в этом эксперименте не запитан, а поэтому импульсы имеют очень маленькую амплитуду (милливольты) и контролировать их можно, лишь установив очень высокую чувствительность осциллографа.

3) Кроме того, после запуска микросхемы на конт.5 устанавливается напряжение около +5В, а на конт.4 – устанавливается напряжение почти равное напряжению питания.

4) С помощью лабораторного источника начинаем увеличивать питающее напряжение на конт.3. При этом на конт.4 напряжение также пропорционально растет, а напряжение на конт.5 остается без изменений.

5) Далее начинаем уменьшать выходное напряжение лабораторного источника питания. При этом на конт.4 напряжение также пропорционально уменьшается, а напряжение на конт.5 все также остается без изменений. Однако в момент, когда напряжение на конт.3 уменьшится до 9В, микросхема SPS отключится, т.е. напряжения на конт.4 и на конт.5 пропадут (установятся в 0В).

Именно такое поведение микросхемы, как это было только что описано, можно считать нормальным. При любых отклонениях от приведенного алгоритма необходимо провести углубленную диагностику, как самой микросхемы, так и элементов блока питания.

 

Расширенная функциональная проверка

Целью этой проверки является попытка ввести микросхему SPS в режим постоянной генерации. Как мы видели в предыдущем тесте, в момент запуска микросхемы на ее конт.1 «проскакивают» импульсы, но тут же пропадают. Это связано с тем, что срабатывает защита от короткого замыкания в нагрузке. Для того чтобы избежать срабатывания этой защиты необходимо изменить потенциал на конт.4 (контакт обратной связи). С этой целью впаиваем резистор, желательно переменный, номиналом 5-10 кОм между конт.4 и «землей» (рис.21).

 

Рис.21 Переменный резистор впаивается между конт.4 DP104 и “землей”

 

При подаче питающего напряжения величиной 15В на конт.3, микросхема SPS запускается, и на конт.1 можно наблюдать регулярные импульсы. Но, опять же, обращаем внимание на то, что амплитуда этих импульсов очень мала.

Подкручивание переменного резистора практически не дает каких–либо изменений. Лишь только когда номинал этого резистора будет выкручен почти в 0 Ом, генерация прекращается.

Отсутствие генерации на конт.1 при выполнении этого теста требует замены микросхемы, а также проведения внимательнейшей проверки других компонентов блока питания.

 

Полная функциональная проверка

Целью проверки является запуск микросхемы и проверка всех ее внутренних функций. Для данного теста потребуется еще один источник питания, который лучше всего подключить к выпрямительному конденсатору (рис.22). В остальном же, все делаем так, как и в предыдущем тесте.

 

Рис.22  Лабораторный стенд для полного функционального тестирования DP104

Далее действуем в следующем порядке:

1) Включаем лабораторный источник №1, который создает смещение на первичной обмотке импульсного трансформатора блока питания. На выходе этого источника устанавливаем напряжение 6В – 9В.

2) Включаем второй лабораторный источник, которым запитывается микросхема SPS. На выходе источника устанавливаем напряжение 15В и выше. Микросхема запускается, и на конт.1 появляются импульсы, размахом 9В – 15В, которые контролируем осциллографом. Блок питания начинает функционировать, правда не в номинальном режиме, но некоторые выходные напряжения могут достичь соответствующих значений (например, может щелкнуть реле петли размагничивания).

3) Подкручивая переменный резистор, начинаем контролировать изменение длительности импульсов на конт.1.

Внимание! Эту проверку не стоит проводить в течение слишком большого периода времени, т.к. микросхема SPS начинает сильно разогреваться, что в принципе, может привести к ее отказу.

Данная проверка дает полное представление о работоспособности микросхемы, но самое главное преимущество данного теста – это возможность проверить на только (и не столько микросхему), сколько весь источник питания. При выполнении данной проверки можно контролировать наличие импульсов во всех обмотках силового трансформатора, контролировать исправность вторичных выпрямительных диодов и отсутствие коротких замыканий в нагрузке. Хотя, конечно же, необходимо делать скидку на то, что это, все-таки, «ненормальный» режим работы блока питания.

 

Аналоги и взаимозаменяемость

Как мы уже отмечали в самом начале статьи, семейство SPS представлено множеством микросхем. Наиболее часто применяемыми микросхемами являются: DP104, DP704 и DP904. Но кроме них можно встретиться еще и с такими силовыми ключами, как DP306, DP308, DP108, DP708, DP706. Кроме того, аналоги этих микросхем выпускаются фирмой Fairchild Semiconductor, из которых наиболее известными и доступными являются KA2S0880 и KA2S0680, но кроме них существуют и другие типы микросхем этого семейства, например, КА5S0765C-TU и FS6S0765RCH. Эти микросхемы имеют абсолютно такую же внутреннюю архитектуру и точно такое же расположение контактов, а отличаются они лишь своими параметрами: величиной максимального тока, уровнем срабатывания защит, максимальной длительностью рабочего цикла и некоторым другими характеристиками. Поэтому все эти микросхемы можно считать взаимозаменяемыми, но иногда такие замены требуют некоторых доработок, что связано именно с различием характеристик.

Все различия представителей этого большого класса можно компенсировать изменением параметров цепи обратной связи, которая подключается к конт.4 микросхемы. В случае, когда при установке аналогичной микросхемы блок питания перестает нормально функционировать, необходимо изменить параметры либо резистора R608, либо стабилитрона ZD601 (рис.23). Чаще всего практикующие специалисты проводят замену резистора R608, что считается более простым решением. Так, например, при замене микросхемы DP704 на микросхему DP104 номинал этого резистора увеличивают (обычно с 220 Ом до 1.2 кОм). Но, в принципе, точно такого же результата можно добиться и увеличением порогового напряжения стабилитрона ZD601 (только подобрать нужный порог срабатывания оказывается сложнее, чем подобрать резистор).

 

Рис.23  Элементы, которые необходимо корректировать при подборе аналогов микросхемы DP104

Кроме того, схему можно доработать с помощью резистора Rдоп, устанавливаемого между конт.4 и «землей». Проще всего установить в качестве этого резистора переменный резистор номиналом до 15 кОм – это позволит упростить процесс настройки источника питания.

В случае, когда сигнал обратной связи в блоке питания формируется с помощью оптрона, а не с помощью третичной обмотки, доработать схему проще всего двумя способами: изменением номинала резистора R606 или изменением номинала резисторов R653 и R654 (рис.24).

 

Рис.24  “Доработка” схемы при использовании аналогов DP104 при условии, что сигнал обратной связи формируется на дополнительной обмотке импульсного трансформатора

Хочется надеяться, что после такого подробного анализа микросхем семейства DP, проблемы, связанные с возможной доработкой схем источников питания, будут решаться без особых сложностей.

Некоторые практические результаты взаимозаменяемости микросхем SPS представлены в табл.2.

 

Таблица 2.  Аналоги микросхемы DP104 и необходимые доработки схемы при их применении

Микросхема

Замена

DP704C

Заменяется на DP104C, но требуется увеличение номинала R608 до 1.2кОм. Если резистор не заменить, то в дежурном режиме начинает щелкать реле Degauss.

DP704C

Замена на KA2S0680 с одновременным увеличением номинала R608 до 1.2кОм.

DP904

Замена на DP104 без доработок прошла успешно.

DP104

Замена на KA2S0680 с одновременным увеличением номинала R608 до 1.2кОм.

КА5S0765C-TU

Замена на DP104 без доработок, возможно, что корректна и обратная замена.

DP104

Замена на FS6S0765RCH без доработок.

Рассказ о микросхемах SPS будет неполным, если не рассмотреть их практическое применение. Именно для этого мы приводим два варианта блоков питания с микросхемами SPS семейства DP.

 

На одной из схем сигнал обратной связи формируется третичной обмоткой импульсного трансформатора, а на второй схеме – сигнал обратной связи формируется из выходного напряжения и передается на микросхему DP через оптопару. Надеемся, что теперь представленные схемы не требуют пояснений.

LinkSwitch — микросхемы для построения обратноходовых преобразователей малой мощности – Компоненты и технологии

Долгое время не занятая импульсниками ниша наконец-то занята сетевыми изолированными источниками питания малой мощности 2-4 Вт. LinkSwitch — так назвали новую серию микросхем для построения обратноходовых преобразователей малой мощности. На их основе можно строить изолированные источники питания для применения в проводных и беспроводных телефонах, проигрывателях CD, MP3, игрушках, в бытовой аппартуре в качестве питания дежурного режима, в зарядных устройствах и везде, где требуется отобрать от сети небольшую мощность.

Давайте поближе познакомимся с одной из микросхем этого семейства — LNK501. Это изделие содержит в себе силовой ключ — 700-вольтовый транзистор POWER MOSFET, компаратор ограничения тока, схему отключения при перегреве, схему мягкого запуска, усилитель ошибки, генератор, ШИМ-компаратор. Упакована LNK501 в 7-ножечные корпуса стандартного размера: DIP-8B (вариант Р) и SMD-8B (вариант G), у которых отсутствует одна ножка (рис. 1).

Микросхема позволяет строить недорогие преобразователи из очень малого количества компонентов, причем плата преобразователя по размерам получается меньше, чем трансформатор соответствующей мощности на 50 Гц. И намного легче. Встроенные системы мягкого запуска, авторестарта, защиты от перегрузки и перегрева уменьшают число навесных компонентов, удешевляя схему, упрощая монтаж и увеличивая надежность системы. Рабочая частота микросхемы — 42 кГц. При такой частоте упрощается фильтрация электромагнитных помех на входе и выходе. Кроме того, изолирующий трансформатор совсем маленький по сравнению с 50-герцовым.

С помощью LNK501 можно строить преобразователи не только на фиксированное входное напряжение, но и универсальные (85–265 В), что немаловажно для сельской местности. К особенностям этой микросхемы можно отнести такой интересный факт, как эксплуатация без обратной связи со стороны низкого напряжения. То есть, когда не нужна высокая стабильность выходного напряжения, можно упростить схему, воспользовавшись встроенной обратной связью. Нестабильность выхода увеличивается при этом до ±10%. Если же нужна большая стабильность, в схему придется ввести оптопару.

Для работы с этими микросхемами подбираются трансформаторы стандартной конструкции, наиболее подходящие для работы в таких условиях.

Микросхема соответствует стандартам EсоSmart, Energy Star, Blue Angel и рекомендациям ЕС. При отсутствии нагрузки и напряжении в сети 265 В она потребляет менее 300 мВт. Микросхема не нуждается во внешнем токовом сенсоре для контроля тока.

Назначение выводов

D (сток) — вывод соединен со стоком мощного MOSFET-транзистора, по нему подводится питание ко всей схеме управления (рис. 2). Вывод имеет соединение с внутренней схемой ограничения тока.

С (управление) — вход усилителя ошибки, схемы обратной связи по току (регулировка рабочего цикла) и управление схемой ограничения тока. Встроенный параллельный регулятор подключен к внутреннему источнику тока в нормальном состоянии. Вход также используется для подключения сглаживающего конденсатора и конденсатора компенсации и авторестарта.

S (исток) является выходом мощного ключа для подключения нагрузки и выводом схемы управления первичной обмоткой.

Описание работы

Включение питания

Типовая схема включения без контроля вторичной цепи показана на рис. 1. В течение процесса подачи напряжения конденсатор С1, включенный между выводами С и S, заряжается сквозным током от входа D через внутренний источник тока. Когда напряжение на выводе С достигает значения 5,6 В относительно вывода S, ток прекращается, внутренняя управляющая схема активизируется и внутренний высоковольтный транзистор MOSFET начинает коммутировать первичную обмотку. В этот момент заряд на С1 используется для питания управляющих цепей микросхемы.

Поддержание заданного тока

Форма выходного напряжения повторяет наклон кривой напряжения, приложенного к первичной обмотке трансформатора. Ток IС на выводе С нарастает. Когда значение IС сравняется с IDCT, внутренняя схема ограничивает нарастание IС по достижению порога ILIM (рис. 2). Внутренняя схема обеспечивает V-образную форму IС для поддержания нормального питания во время просадок напряжения.

Поддержание заданного напряжения

Когда IС превышает значение IDCS (рис. 3), уменьшается скважность импульсов. Так как значение IС зависит от напряжения питания, рабочий цикл ограничивается в зависимости от пикового тока, устанавливаемого внутренней цепочкой управления ключом (та самая микросхема LinkSwitch).

В зависимости от положения рабочей точки на графиках рис. 3 микросхема работает либо в режиме поддержания напряжения, либо поддержания тока. При минимуме входного напряжения (в случае использования микросхемы в блоке питания с универсальным входом) этот переход происходит приблизительно при 30% скважности. Когда скважность будет менее 4%, уменьшается частота переключений, чтобы снизить потребление энергии. Резистор R1 (рис. 4) с самого начала выбирается в зависимости от значения IС приблизительно равным IDCT, когда VOUT принимает желаемые значения при минимуме входного напряжения. Окончательный выбор R1 производится, когда будет закончена разработка схемы.

Режим авторестарта

При возникновении каких-либо отклонений в работе, например, короткое замыкание или обрыв нагрузки, прекращается ток на выводе С. Конденсатор С1 разряжается до 4,7 В. При этом активируется схема авторестарта, которая закрывает транзистор MOSFET и переводит управляющую схему в режим низкого потребления мощности. В режиме авторестарта микросхема периодически запускается, но переходит в нормальный режим только после устранения неисправности. Приведенная на рис. 6 характеристика описывает все состояния микросхемы, включенной без обратной связи со стороны низкого напряжения через оптопару.

На регулировку выходного напряжения влияет напряжение на конденсаторе С2, которое, в свою очередь, зависит от ЭДС самоиндукции первичной обмотки трансформатора. Резистор R2 и конденсатор С2 образуют фильтр, на котором выделяется напряжение ошибки.

Если возникает необходимость более жесткого допуска выходного напряжения, необходимо завести обратную связь со стороны низкого напряжения через оптопару. Такая обратная связь обеспечивает микросхемам LinkSwitch лучшие характеристики. На рис. 5 показана типовая схема включения с оптроном обратной связи.

На стороне первичной обмотки добавлены элементы R3, C3 и транзистор оптрона. Светодиод оптрона включен на стороне вторичной обмотки вместе с элементами R5, R4, VR1. Глядя на схему, нетрудно понять, как работает эта обратная связь. Резистор R4 задает рабочий ток VR1. Резистор R5 ограничивает сквозной ток через светодиод оптрона и VR1. Как только напряжение на стороне вторичной обмотки превышает порог открытия светодиода и стабилитрона, засвеченный фототранзистор открывается и шунтирует резистор R3, увеличивая напряжение на конденсаторе C2.

Изменение напряжения на конденсаторе С2 вызывает уменьшение скважности импульсов, подаваемых на мощный ключ, и, как следствие, уменьшение напряжения на стороне вторичной обмотки. Выходная характеристика микросхемы показана на рис. 6.

За более подробной информацией обращайтесь на сайт
www.powerint.com.

Микросхема для блока питания LNK626, и ремонт блока питания

Одним прекрасным летним утром я обнаружил полное отсутствие наличия интернета. Дальнейшие проверки показали во-первых отсутствие свечения каких бы то ни было светодиодов на роутере, а во-вторых — отсутствие какого бы то ни было напряжения на выходе блока питания. Блок питания этот я уже однажды ремонтировал — издох выходной конденсатор. Но на этот раз всё оказалось серьёзнее. Благо был запасной БП…

Вскрытие показало, что у главной и единственной микросхемы сорвало крышу, и из неё вышел волшебный дым. А все мы знаем, что микросхемы работают на волшебном дыме, который туда закачивают на заводе, и если дым вышел — всё, микросхему придется менять, потому что закачать в неё этот дым в домашних условиях нет совершенно никакой возможности, не говоря уже о том, что его и не купить-то нигде, прямо заговор производителей!

Кроме ШИМ-контроллера (хотя это в данном случае не совсем корректное название, кстати, вот даташит на него) издохли и оба входных конденсатора, на 400В и 4.7 и 10мкФ, благо я их тоже купил, ну и предохранительный резистор.


Теперь о предмете обзора. Вот они красавицы:

Как видим это распай, что с моей точки зрения хорошо, ножки залужены красиво, и ничто не предвещает беды. Но я решил перестраховаться и проверить их все. Для этого я запаял панельку

Ну и поочередно проверил все 10 микросхем, и все 10 оказались рабочими. Панельку решил оставить

Это лишнее

Это готовый БП.

Шо могу сказать? Я доволен. Про наличие в наших радиолавках я даже не пытался узнать, потому что в чипе-дипе одна микруха стоит почти баксик, и это без доставки, а значит если вдруг свершится чудо и в одной из локальных радиолавок будет эта микруха — то будет уже по полтора-два бакса, что как видим соизмеримо с десятком микрух из Китая. И когда оно нужно в одном экземпляре и реальную цену не знаешь — то и фиг бы с ним, а когда видел сколько оно стоит на али — от местных цен становится не очень хорошо. И да, я понимаю что сравнивать новое в магазине и распай из Китая — некорректно. Зато выгодно 😉 А оставшиеся микрухи, я уверен, пригодятся. Микрухи могу смело рекомендовать к приобретению, и продавец, вероятно, тоже неплохой.

Как работают интегральные схемы?

Как работают интегральные схемы? – Объясни это Рекламное объявление

Криса Вудфорда. Последнее изменение: 30 января 2020 г.

Вы когда-нибудь слышали о компьютере 1940-х годов? называется ENIAC? Он был примерно такой же длины и веса, как три-четыре двухэтажных автобуса. содержал 18 000 гудящих электронных переключателей, известных как вакуумные лампы. Несмотря на свои гигантские размеры, это были тысячи в разы менее мощный, чем современный ноутбук – машина примерно в 100 раз меньше.

Если история вычислительной техники звучит как волшебный трюк – выжать все больше и больше мощности во все меньшее и меньшее пространство – это так! Что сделало это возможно было изобретение интегрированного схема (IC) в 1958 году. Это изящный способ втиснуть сотни, тысячи, миллионы или даже миллиарды электронных компонентов на крошечные кремниевые чипы нет больше ногтя. Давайте подробнее рассмотрим микросхемы и то, как они работают!

Фото: Интегральная схема снаружи. Он поставляется в удобной форме, называемой двухрядным корпусом (DIP), который состоит из черного пластика или керамический внешний корпус с металлическими штырями по бокам для подключения к электронной плате большего размера (коричневая деталь, которую вы видите на заднем плане).Фактическая схема, которая выполняет эту работу, представляет собой крошечный чип, встроенный в DIP; вы можете увидеть, как он подключен к внешним контактам DIP на следующей фотографии.

Что такое интегральная схема?

Фото: Интегральная схема изнутри. Если бы вы могли снять крышку с типичного микрочипа, такого как тот, что на верхнем фото (а это не очень легко – поверьте, я пробовал!), Вы бы нашли внутри именно это. Интегральная схема – это крошечный квадрат в центре.От него выходят соединения к клеммам (металлические штыри или ножки) по краю. Когда вы подключаете что-либо к одной из этих клемм, вы фактически подключаетесь к самой цепи. Вы можете увидеть рисунок электронных компонентов на поверхности самого чипа. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Откройте телевизор или радио, и вы увидите, что оно построено вокруг печатная плата (PCB) : немного похоже на электрическую карту улиц с маленький электронный компоненты (например, резисторы и конденсаторы) на месте здания и печатные медные соединения связывая их вместе как миниатюрные металлические улочки.Печатные платы хороши в небольших таких приборов, но если вы попытаетесь использовать ту же технику для построить сложную электронную машину, например компьютер, вы быстро врезался в препятствие. Даже самому простому компьютеру нужно восемь электронных переключает на хранение одного байта (символа) информации. Итак, если вы хотите построить компьютер с достаточным объемом памяти для хранения этого абзаца, вы смотрите примерно 750 символов, умноженных на 8 или около 6000 переключателей – за один абзац! Если вы любите переключатели, как в ENIAC – электронные лампы размером взрослый палец – скоро вы получите колоссально большой, энергоемкая машина, которой нужно собственное мини-электричество завод, чтобы он работал.

Когда в 1947 году три американских физика изобрели транзисторы, несколько улучшилось. Транзисторы были размером с электронные лампы и реле. (электромагнитные переключатели, которые начали заменять электронные лампы в середина 1940-х годов), потребляли гораздо меньше энергии и были гораздо более надежными. Но все еще оставалась проблема соединить все эти транзисторы вместе в сложных схемах. Даже после того, как были изобретены транзисторы, компьютеры по-прежнему представляли собой спутанную массу проводов.

Фото: Интегральные схемы вставляются в печатные платы (ПП), как зеленая, которую вы видите здесь.Обратите внимание на тонкие дорожки, соединяющие «ножки» (клеммы) двух разных микросхем. Другие дорожки связывают ИС с обычными электронными компонентами, такими как резисторы и конденсаторы. Вы можете думать о дорожках как о «улицах», прокладывающих пути между «зданиями», где делаются полезные вещи (сами компоненты). Также существует миниатюрная версия печатной платы внутри интегральной схемы: дорожки создаются в микроскопической форме на поверхности кремниевой пластины.

Интегральные схемы все изменили.Основная идея заключалась в том, чтобы взять полная схема со всеми ее многочисленными компонентами и связями между их, и воссоздать все это в микроскопически крошечной форме на поверхности кусок кремния. Это была удивительно умная идея, и она реализована возможно всевозможные «микроэлектронные» гаджеты, которые мы сейчас принимаем за предоставлено, от цифровых часов и карманные калькуляторы на Луну ракеты и ракеты со встроенной спутниковой навигацией.

Закон Мура

Интегральные схемы произвели революцию в электронике и вычислительной технике в 1960-х и 1970-х годах.Первый, инженеры помещали десятки компонентов на микросхему в так называемой маломасштабной интеграции (SSI). Вскоре последовала Medium-Scale Integration (MSI) с сотнями компонентов в области такого же размера. Как и ожидалось, примерно в 1970 году крупномасштабная интеграция (БИС) принесла тысячи компонентов, очень крупномасштабная интеграция (СБИС). дали нам десятки тысяч и миллионы сверхбольших масштабов (ULSI) – и все на микросхемах не больше, чем они был раньше. В 1965 году Гордон Мур из компании Intel, ведущего производителя микросхем, заметил, что количество компонентов на микросхеме удваивалась примерно каждые один-два года. Закон Мура , как он известен, продолжает действовать с тех пор. В интервью The New York Times 50 лет спустя, в 2015 году, Мур выразил свое удивление по поводу того, что закон продолжает оставаться в силе: «Первоначальное предсказание заключалось в том, чтобы смотреть на 10 лет, что, по моему мнению, было большой натяжкой. на интегральной схеме до 60 000 – тысячекратная экстраполяция за 10 лет. Я подумал, что это было довольно дико. Тот факт, что нечто подобное происходит в течение 50 лет, поистине удивительно.«

Диаграмма

: Закон Мура: количество транзисторов, упакованных в микрочипы, примерно удваивается каждый год или два за последние пять десятилетий – другими словами, оно растет экспоненциально. Если вы построите график количества транзисторов (ось y) в зависимости от года выпуска (ось x) для некоторых распространенных микрочипов за последние несколько десятилетий (желтые звезды), вы получите экспоненциальную кривую; вместо этого построив логарифм, вы получите прямую линию. Обратите внимание, что вертикальная ось (y) на этой диаграмме является логарифмической. и (из-за графического программного обеспечения OpenOffice, которое я использовал) горизонтальная ось (x) имеет лишь неопределенную линейную форму.Источник: построено с использованием данных Transistor Count, Wikipedia, сверено с данными из других источников.

Рекламные ссылки

Как изготавливаются интегральные схемы?

Фото: Интегральные схемы производятся в безупречно чистых условиях; Рабочие должны носить вот такие «костюмы для кроликов», чтобы они не загрязняли чипы, которые они производят. Это завод Intel по производству пластин в Чандлере, Аризона, США. Фото любезно предоставлено архивом Кэрол М. Хайсмит, Библиотека Конгресса, Отдел эстампов и фотографий.

Как сделать что-то вроде микросхемы памяти или процессора для компьютера? Все начинается с необработанного химического элемента, такого как кремний, который подвергается химической обработке или легированию для придания ему различных электрических свойств …

Легирование полупроводников

Если вы читали наши статьи о диодах и транзисторы, ты будешь знаком с идеей полупроводников . Традиционно люди думали о материалах, которые можно разделить на две аккуратные категории: которые позволяют электричеству течь через их довольно легко (проводники) и те, что нет (изоляторы).Металлы составляют большую часть проводников, а неметаллы, такие как пластик, дерево и стекло изоляторы. На самом деле все гораздо сложнее, особенно когда речь идет об определенных элементы в середине периодической таблицы (в группах 14 и 15), особенно кремний и германий. Обычно изоляторы, эти элементы могут быть заставить вести себя больше как проводники, если мы добавим небольшое количество примеси к ним в процессе, известном как легирование . Если вы добавите сурьму в кремний, вы получите немного больше электронов, чем он. обычно имеет – и способность проводить электричество.Кремний “легированный” таким образом называется n-типа . Добавляем бор вместо сурьмы и вы удаляете часть электронов кремния, оставляя после себя «дыры» которые работают как «отрицательные электроны», несущие положительный электрический ток в обратном порядке. Такой кремний называется p-type . Расположение областей кремния n-типа и p-типа рядом друг с другом создает переходы, в которых электроны ведут себя очень интересным образом – и это как мы создаем электронные компоненты на основе полупроводников, такие как диоды, транзисторы и воспоминания.

Внутри завода по производству микросхем

Фото: кремниевая пластина. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Процесс создания интегральной схемы начинается с большого монокристалл кремния, имеющий форму длинной сплошной трубки, которая «нарезана салями» на тонкие диски (про габариты компакт-диска) вафли называются . Пластины разделены на множество одинаковых квадратных или прямоугольных областей, каждая из которых из которых будет составлять один кремниевый чип (иногда называемый микрочип).Тогда тысячи, миллионы или миллиарды компонентов создается на каждом чипе путем легирования различных участков поверхности, чтобы превратить их в Кремний n-типа или p-типа. Допинг осуществляется множеством разных процессы. В одном из них, известном как напыление , ионы легирующего материала стреляют по кремниевой пластине, как пули из пистолет. Другой процесс называется осаждение из паровой фазы включает введение легирующего материала в виде газа и его конденсацию, чтобы атомы примеси создают тонкую пленку на поверхности кремния вафля.Молекулярно-лучевая эпитаксия это гораздо более точная форма осаждения.

Конечно, создание интегральных схем, содержащих сотни, миллионы, или миллиарды компонентов на кремниевом чипе размером с ноготь – это все немного сложнее и запутаннее, чем кажется. Представьте себе хаос даже пятнышко грязи может вызвать, когда вы работаете на микроскопический (а иногда даже наноскопический) шкала. Вот почему полупроводники производятся в безупречных лабораторных условиях, называемых чистых помещений , где воздух тщательно продувается фильтрованный и рабочие должны входить и выходить через шлюзы в любых защитная одежда.

Как сделать микрочип – краткое описание

Хотя создание микросхемы очень сложно и сложно, на самом деле существует всего шесть отдельных шагов (некоторые из них повторяется более одного раза). Процесс значительно упрощен, вот как работает этот процесс:

  1. Изготовление пластин: мы выращиваем чистые кристаллы кремния в длинные цилиндры и разрезаем их (как салями) на тонкие пластины, каждая из которых в конечном итоге будет разрезана на множество чипов.
  2. Маскирование: мы нагреваем пластины, чтобы покрыть их диоксидом кремния, и используем ультрафиолетовый свет (синий), чтобы добавить твердый защитный слой, называемый фоторезистом.
  3. Травление: мы используем химические вещества для удаления части фоторезиста, создавая своего рода шаблонный узор, показывающий, где нам нужны области кремния n-типа и p-типа.
  4. Легирование: Мы нагреваем протравленные пластины газами, содержащими примеси, для образования областей кремния n-типа и p-типа. Может последовать дополнительная маскировка и травление.
  5. Тестирование: длинные металлические соединительные провода проходят от испытательной машины с компьютерным управлением до клемм на каждой микросхеме. Любые чипы, которые не работают, помечаются и отклоняются.
  6. Упаковка: Все нормально работающие чипы вырезаны из пластины и упакованы в защитные куски пластика, готовые для использования в компьютерах и другом электронном оборудовании.

Кто изобрел интегральную схему?

Вы, наверное, читали в книгах, что ИС были разработаны совместно Джек Килби (1923–2005) и Роберт Нойс (1927–1990), как если бы эти двое мужчин с радостью сотрудничали в их гениальном изобретении! Фактически, Килби и Нойс пришла в голову самостоятельно, более или менее точно так же время, вызвав яростную битву за права на изобретение, которое был совсем не счастлив.

Как два человека могли изобрести одно и то же в одно и то же время? Легкий: Идея интегральных схем ждала воплощения. К середине 1950-х гг. мир (и, в частности, военные) открыли потрясающий потенциал электронных компьютеров, и это ослепляюще для таких провидцев, как Килби и Нойс, было очевидно, что лучший способ сборки и подключения транзисторов в больших количества. Килби работал в Texas Instruments, когда наткнулся на идею он назвал принципом монолитности : пытаясь построить все различные части электронной схемы на кремниевом чипе.12 сентября 1958 года он вручную собрал первую в мире грубую интегральную схему. используя чип из германия (полупроводниковый элемент, подобный кремний) и Texas Instruments подали заявку на патент на идея в следующем году.

Между тем, в другой компании под названием Fairchild Semiconductor (образованной небольшая группа сотрудников, которые изначально работали над транзистором пионер Уильям Шокли) не менее блестящий Роберт Нойс экспериментировал с миниатюрой схемы его собственные.В 1959 году он использовал серию фотографических и химические методы, известные как планарный процесс (который только что был разработан коллегой Жаном Орни) создать первую практическую интегральную схему, метод, который Fairchild затем попытался патент.

Работа: Snap! Два великих инженера-электрика, Джек Килби и Роберт Нойс, пришли к той же идее почти в одно и то же время в 1959 году. Хотя Килби подал патент первым, патент Нойса был выдан раньше.Вот рисунки из их оригинальных патентных заявок. Вы можете видеть, что у нас, по сути, одна и та же идея с электронными компонентами, сформированными из переходов между слоями полупроводников p-типа (синий) и n-типа (красный). Соединения с областями p-типа и n-типа показаны оранжевым и желтым, а базовые слои (подложки) показаны зеленым. Картины любезно предоставлены Управлением по патентам и товарным знакам США с нашей собственной добавленной окраской, чтобы улучшить ясность и подчеркнуть сходство. Вы можете найти ссылки на сами патенты в приведенных ниже ссылках.

Между работой двух мужчин и Техасом было значительное совпадение. Инструменты и Fairchild боролись в судах большую часть 1960-х годов за то, кто действительно разработал интегральную схему. Наконец, в 1969 г. компании согласились поделиться идеей.

Килби и Нойс теперь по праву считаются соавторами возможно, самая важная и далеко идущая технология, разработанная в 20-м веке. век. Оба мужчины были введены в Национальный зал изобретателей Слава (Килби в 1982 году, Нойс в следующем году) и Килби прорыв был также отмечен присуждением половины доли в Нобелевская премия в Физика в 2000 году (как очень великодушно отметил Килби в своей благодарственной речи, Нойс, несомненно, тоже разделил бы приз, если бы он не умер от сердечного приступа десятью годами ранее).

В то время как Килби помнят как блестящего ученого, наследие Нойса имеет большое значение. добавленное измерение. В 1968 году он стал соучредителем компании Intel Electronics. с Гордон Мур (1929–), который продолжил разработку микропроцессора (однокристальный компьютер) в 1974 г. С IBM, Microsoft, Apple и др. компаниям-новаторам, Intel приписывают помощь в создании доступные персональные компьютеры для дома и на работе. Спасибо Нойсу и Килби и блестящих инженеров, которые впоследствии основывались на своей работе, сейчас используется около двух миллиардов компьютеров. во всем мире многие из них встроены в мобильные телефоны, портативные устройства спутниковой навигации и другие электронные устройства.

Рекламные ссылки

Узнать больше

На этом сайте

На других сайтах

  • Хотите узнать больше о пионерах? Посмотрите на эти страницы о Джек Килби, первоначально опубликовано на веб-сайте Texas Instruments или посетите музей Intel, чтобы узнать о Роберте Нойсе, Гордоне Муре и их коллегах. На обоих сайтах есть великолепная коллекция фотографии ранних интегральных схем.

Статьи

  • Хорошее, плохое и странное: 3 направления закона Мура Сэмюэля К.Мур. IEEE Spectrum, 26 октября 2018 г. Взгляд на недавний технический прогресс в получении новой жизни из старого закона.
  • Intel находит следующий шаг закона Мура при 10 нанометрах, автор Рэйчел Кортленд. IEEE Spectrum, 30 декабря 2016 г. Как новый завод по производству микросхем поможет Intel вдохнуть новую жизнь в закон Мура.
  • Закон Мура «Закончилось место, технология ищет преемника» Джона Маркова. The New York Times, 4 мая 2016 г. Почему это имеет значение, если производители микросхем больше не могут следовать закону Мура?
  • Закон Мура менее важен для технической индустрии? пользователя Quentin Hardy.Нью-Йорк Таймс. 25 июля 2014 г. Изменение рабочих привычек и появление облачных вычислений меняют ожидания людей от своих компьютеров, а это означает, что закон Мура, возможно, уже не так важен, как был.
  • Замедляет ли конец закона Мура мировую гонку суперкомпьютеров? пользователя Роберт Макмиллан. Wired, 23 июня 2014 г. Суперкомпьютеры не работают быстрее, чем раньше. Может быть, закон Мура, наконец, подходит к концу?
  • «25 микрочипов, потрясших мир» Брайана Санто.IEEE Spectrum, 1 мая 2009 г. Если вы думаете, что микросхема – это просто микросхема, подумайте еще раз. В этой статье перечислены два десятка классических микросхем, от схем таймера до флэш-памяти и синтезаторов речи до микропроцессоров, которые радикально изменили историю вычислений.

Книги

История
Технологии

Видео

  • От песка к кремнию: Intel показывает вам процесс создания микрочипа, начиная с пустыни (с песка, который дает нам кремний) и заканчивая готовым чипом.Довольно изящное видео, но некоторые комментарии или объяснения не пропали бы даром: это видео действительно имеет смысл только в том случае, если вы уже знаете обо всех процессах, которые вам показывают.

Патенты

Один из лучших способов узнать об изобретениях – это прочитать, как сами изобретатели видели и представляли свои собственные идеи; патенты предлагают отличный способ сделать это. Для тех, кто хочет получить более подробную информацию, вот пара ключевых патентов Килби и Нойса, на которые стоит обратить внимание:

  • Патент США 3,115,581: Миниатюрная полупроводниковая интегральная схема от Джека С.Kilby, Texas Instruments, подана 6 мая 1959 г. и опубликована 24 декабря 1963 г. Описывает основную идею создания интегральных схем “с использованием только одного материала для всех элементов схемы и ограниченного числа совместимых технологических этапов их производства”.
  • Патент США 2 981877: Полупроводниковое устройство и выводная структура Роберта Н. Нойса, Fairchild Semiconductor, подана 30 июля 1959 года и выдана 25 апреля 1961 года. годами ранее, что способствовало ожесточенной битве между Texas Instruments и Fairchild за то, кто именно изобрел интегральную схему.

Пожалуйста, НЕ копируйте наши статьи в блоги и другие сайты

статей с этого сайта зарегистрированы в Бюро регистрации авторских прав США. Копирование или иное использование зарегистрированных работ без разрешения, удаление этого или других уведомлений об авторских правах и / или нарушение смежных прав может привести к серьезным гражданским или уголовным санкциям.

Авторские права на текст © Chris Woodford 2009, 2020. Все права защищены. Полное уведомление об авторских правах и условиях использования.

Следуйте за нами

Сохранить или поделиться этой страницей

Нажмите CTRL + D, чтобы добавить эту страницу в закладки, или расскажите об этом друзьям с помощью:

Цитировать эту страницу

Вудфорд, Крис.(2009/2020) Интегральные схемы. Получено с https://www.explainthatstuff.com/integratedcircuits.html. [Доступ (укажите дату здесь)]

Больше на нашем сайте …

Как работают интегральные схемы?

Как работают интегральные схемы? – Объясни это Рекламное объявление

Криса Вудфорда. Последнее изменение: 30 января 2020 г.

Вы когда-нибудь слышали о компьютере 1940-х годов? называется ENIAC? Он был примерно такой же длины и веса, как три-четыре двухэтажных автобуса. содержал 18 000 гудящих электронных переключателей, известных как вакуумные лампы.Несмотря на свои гигантские размеры, это были тысячи в разы менее мощный, чем современный ноутбук – машина примерно в 100 раз меньше.

Если история вычислительной техники звучит как волшебный трюк – выжать все больше и больше мощности во все меньшее и меньшее пространство – это так! Что сделало это возможно было изобретение интегрированного схема (IC) в 1958 году. Это изящный способ втиснуть сотни, тысячи, миллионы или даже миллиарды электронных компонентов на крошечные кремниевые чипы нет больше ногтя.Давайте подробнее рассмотрим микросхемы и то, как они работают!

Фото: Интегральная схема снаружи. Он поставляется в удобной форме, называемой двухрядным корпусом (DIP), который состоит из черного пластика или керамический внешний корпус с металлическими штырями по бокам для подключения к электронной плате большего размера (коричневая деталь, которую вы видите на заднем плане). Фактическая схема, которая выполняет эту работу, представляет собой крошечный чип, встроенный в DIP; вы можете увидеть, как он подключен к внешним контактам DIP на следующей фотографии.

Что такое интегральная схема?

Фото: Интегральная схема изнутри. Если бы вы могли снять крышку с типичного микрочипа, такого как тот, что на верхнем фото (а это не очень легко – поверьте, я пробовал!), Вы бы нашли внутри именно это. Интегральная схема – это крошечный квадрат в центре. От него выходят соединения к клеммам (металлические штыри или ножки) по краю. Когда вы подключаете что-либо к одной из этих клемм, вы фактически подключаетесь к самой цепи.Вы можете увидеть рисунок электронных компонентов на поверхности самого чипа. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Откройте телевизор или радио, и вы увидите, что оно построено вокруг печатная плата (PCB) : немного похоже на электрическую карту улиц с маленький электронный компоненты (например, резисторы и конденсаторы) на месте здания и печатные медные соединения связывая их вместе как миниатюрные металлические улочки. Печатные платы хороши в небольших таких приборов, но если вы попытаетесь использовать ту же технику для построить сложную электронную машину, например компьютер, вы быстро врезался в препятствие.Даже самому простому компьютеру нужно восемь электронных переключает на хранение одного байта (символа) информации. Итак, если вы хотите построить компьютер с достаточным объемом памяти для хранения этого абзаца, вы смотрите примерно 750 символов, умноженных на 8 или около 6000 переключателей – за один абзац! Если вы любите переключатели, как в ENIAC – электронные лампы размером взрослый палец – скоро вы получите колоссально большой, энергоемкая машина, которой нужно собственное мини-электричество завод, чтобы он работал.

Когда в 1947 году три американских физика изобрели транзисторы, несколько улучшилось. Транзисторы были размером с электронные лампы и реле. (электромагнитные переключатели, которые начали заменять электронные лампы в середина 1940-х годов), потребляли гораздо меньше энергии и были гораздо более надежными. Но все еще оставалась проблема соединить все эти транзисторы вместе в сложных схемах. Даже после того, как были изобретены транзисторы, компьютеры по-прежнему представляли собой спутанную массу проводов.

Фото: Интегральные схемы вставляются в печатные платы (ПП), как зеленая, которую вы видите здесь.Обратите внимание на тонкие дорожки, соединяющие «ножки» (клеммы) двух разных микросхем. Другие дорожки связывают ИС с обычными электронными компонентами, такими как резисторы и конденсаторы. Вы можете думать о дорожках как о «улицах», прокладывающих пути между «зданиями», где делаются полезные вещи (сами компоненты). Также существует миниатюрная версия печатной платы внутри интегральной схемы: дорожки создаются в микроскопической форме на поверхности кремниевой пластины.

Интегральные схемы все изменили.Основная идея заключалась в том, чтобы взять полная схема со всеми ее многочисленными компонентами и связями между их, и воссоздать все это в микроскопически крошечной форме на поверхности кусок кремния. Это была удивительно умная идея, и она реализована возможно всевозможные «микроэлектронные» гаджеты, которые мы сейчас принимаем за предоставлено, от цифровых часов и карманные калькуляторы на Луну ракеты и ракеты со встроенной спутниковой навигацией.

Закон Мура

Интегральные схемы произвели революцию в электронике и вычислительной технике в 1960-х и 1970-х годах.Первый, инженеры помещали десятки компонентов на микросхему в так называемой маломасштабной интеграции (SSI). Вскоре последовала Medium-Scale Integration (MSI) с сотнями компонентов в области такого же размера. Как и ожидалось, примерно в 1970 году крупномасштабная интеграция (БИС) принесла тысячи компонентов, очень крупномасштабная интеграция (СБИС). дали нам десятки тысяч и миллионы сверхбольших масштабов (ULSI) – и все на микросхемах не больше, чем они был раньше. В 1965 году Гордон Мур из компании Intel, ведущего производителя микросхем, заметил, что количество компонентов на микросхеме удваивалась примерно каждые один-два года. Закон Мура , как он известен, продолжает действовать с тех пор. В интервью The New York Times 50 лет спустя, в 2015 году, Мур выразил свое удивление по поводу того, что закон продолжает оставаться в силе: «Первоначальное предсказание заключалось в том, чтобы смотреть на 10 лет, что, по моему мнению, было большой натяжкой. на интегральной схеме до 60 000 – тысячекратная экстраполяция за 10 лет. Я подумал, что это было довольно дико. Тот факт, что нечто подобное происходит в течение 50 лет, поистине удивительно.«

Диаграмма

: Закон Мура: количество транзисторов, упакованных в микрочипы, примерно удваивается каждый год или два за последние пять десятилетий – другими словами, оно растет экспоненциально. Если вы построите график количества транзисторов (ось y) в зависимости от года выпуска (ось x) для некоторых распространенных микрочипов за последние несколько десятилетий (желтые звезды), вы получите экспоненциальную кривую; вместо этого построив логарифм, вы получите прямую линию. Обратите внимание, что вертикальная ось (y) на этой диаграмме является логарифмической. и (из-за графического программного обеспечения OpenOffice, которое я использовал) горизонтальная ось (x) имеет лишь неопределенную линейную форму.Источник: построено с использованием данных Transistor Count, Wikipedia, сверено с данными из других источников.

Рекламные ссылки

Как изготавливаются интегральные схемы?

Фото: Интегральные схемы производятся в безупречно чистых условиях; Рабочие должны носить вот такие «костюмы для кроликов», чтобы они не загрязняли чипы, которые они производят. Это завод Intel по производству пластин в Чандлере, Аризона, США. Фото любезно предоставлено архивом Кэрол М. Хайсмит, Библиотека Конгресса, Отдел эстампов и фотографий.

Как сделать что-то вроде микросхемы памяти или процессора для компьютера? Все начинается с необработанного химического элемента, такого как кремний, который подвергается химической обработке или легированию для придания ему различных электрических свойств …

Легирование полупроводников

Если вы читали наши статьи о диодах и транзисторы, ты будешь знаком с идеей полупроводников . Традиционно люди думали о материалах, которые можно разделить на две аккуратные категории: которые позволяют электричеству течь через их довольно легко (проводники) и те, что нет (изоляторы).Металлы составляют большую часть проводников, а неметаллы, такие как пластик, дерево и стекло изоляторы. На самом деле все гораздо сложнее, особенно когда речь идет об определенных элементы в середине периодической таблицы (в группах 14 и 15), особенно кремний и германий. Обычно изоляторы, эти элементы могут быть заставить вести себя больше как проводники, если мы добавим небольшое количество примеси к ним в процессе, известном как легирование . Если вы добавите сурьму в кремний, вы получите немного больше электронов, чем он. обычно имеет – и способность проводить электричество.Кремний “легированный” таким образом называется n-типа . Добавляем бор вместо сурьмы и вы удаляете часть электронов кремния, оставляя после себя «дыры» которые работают как «отрицательные электроны», несущие положительный электрический ток в обратном порядке. Такой кремний называется p-type . Расположение областей кремния n-типа и p-типа рядом друг с другом создает переходы, в которых электроны ведут себя очень интересным образом – и это как мы создаем электронные компоненты на основе полупроводников, такие как диоды, транзисторы и воспоминания.

Внутри завода по производству микросхем

Фото: кремниевая пластина. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Процесс создания интегральной схемы начинается с большого монокристалл кремния, имеющий форму длинной сплошной трубки, которая «нарезана салями» на тонкие диски (про габариты компакт-диска) вафли называются . Пластины разделены на множество одинаковых квадратных или прямоугольных областей, каждая из которых из которых будет составлять один кремниевый чип (иногда называемый микрочип).Тогда тысячи, миллионы или миллиарды компонентов создается на каждом чипе путем легирования различных участков поверхности, чтобы превратить их в Кремний n-типа или p-типа. Допинг осуществляется множеством разных процессы. В одном из них, известном как напыление , ионы легирующего материала стреляют по кремниевой пластине, как пули из пистолет. Другой процесс называется осаждение из паровой фазы включает введение легирующего материала в виде газа и его конденсацию, чтобы атомы примеси создают тонкую пленку на поверхности кремния вафля.Молекулярно-лучевая эпитаксия это гораздо более точная форма осаждения.

Конечно, создание интегральных схем, содержащих сотни, миллионы, или миллиарды компонентов на кремниевом чипе размером с ноготь – это все немного сложнее и запутаннее, чем кажется. Представьте себе хаос даже пятнышко грязи может вызвать, когда вы работаете на микроскопический (а иногда даже наноскопический) шкала. Вот почему полупроводники производятся в безупречных лабораторных условиях, называемых чистых помещений , где воздух тщательно продувается фильтрованный и рабочие должны входить и выходить через шлюзы в любых защитная одежда.

Как сделать микрочип – краткое описание

Хотя создание микросхемы очень сложно и сложно, на самом деле существует всего шесть отдельных шагов (некоторые из них повторяется более одного раза). Процесс значительно упрощен, вот как работает этот процесс:

  1. Изготовление пластин: мы выращиваем чистые кристаллы кремния в длинные цилиндры и разрезаем их (как салями) на тонкие пластины, каждая из которых в конечном итоге будет разрезана на множество чипов.
  2. Маскирование: мы нагреваем пластины, чтобы покрыть их диоксидом кремния, и используем ультрафиолетовый свет (синий), чтобы добавить твердый защитный слой, называемый фоторезистом.
  3. Травление: мы используем химические вещества для удаления части фоторезиста, создавая своего рода шаблонный узор, показывающий, где нам нужны области кремния n-типа и p-типа.
  4. Легирование: Мы нагреваем протравленные пластины газами, содержащими примеси, для образования областей кремния n-типа и p-типа. Может последовать дополнительная маскировка и травление.
  5. Тестирование: длинные металлические соединительные провода проходят от испытательной машины с компьютерным управлением до клемм на каждой микросхеме. Любые чипы, которые не работают, помечаются и отклоняются.
  6. Упаковка: Все нормально работающие чипы вырезаны из пластины и упакованы в защитные куски пластика, готовые для использования в компьютерах и другом электронном оборудовании.

Кто изобрел интегральную схему?

Вы, наверное, читали в книгах, что ИС были разработаны совместно Джек Килби (1923–2005) и Роберт Нойс (1927–1990), как если бы эти двое мужчин с радостью сотрудничали в их гениальном изобретении! Фактически, Килби и Нойс пришла в голову самостоятельно, более или менее точно так же время, вызвав яростную битву за права на изобретение, которое был совсем не счастлив.

Как два человека могли изобрести одно и то же в одно и то же время? Легкий: Идея интегральных схем ждала воплощения. К середине 1950-х гг. мир (и, в частности, военные) открыли потрясающий потенциал электронных компьютеров, и это ослепляюще для таких провидцев, как Килби и Нойс, было очевидно, что лучший способ сборки и подключения транзисторов в больших количества. Килби работал в Texas Instruments, когда наткнулся на идею он назвал принципом монолитности : пытаясь построить все различные части электронной схемы на кремниевом чипе.12 сентября 1958 года он вручную собрал первую в мире грубую интегральную схему. используя чип из германия (полупроводниковый элемент, подобный кремний) и Texas Instruments подали заявку на патент на идея в следующем году.

Между тем, в другой компании под названием Fairchild Semiconductor (образованной небольшая группа сотрудников, которые изначально работали над транзистором пионер Уильям Шокли) не менее блестящий Роберт Нойс экспериментировал с миниатюрой схемы его собственные.В 1959 году он использовал серию фотографических и химические методы, известные как планарный процесс (который только что был разработан коллегой Жаном Орни) создать первую практическую интегральную схему, метод, который Fairchild затем попытался патент.

Работа: Snap! Два великих инженера-электрика, Джек Килби и Роберт Нойс, пришли к той же идее почти в одно и то же время в 1959 году. Хотя Килби подал патент первым, патент Нойса был выдан раньше.Вот рисунки из их оригинальных патентных заявок. Вы можете видеть, что у нас, по сути, одна и та же идея с электронными компонентами, сформированными из переходов между слоями полупроводников p-типа (синий) и n-типа (красный). Соединения с областями p-типа и n-типа показаны оранжевым и желтым, а базовые слои (подложки) показаны зеленым. Картины любезно предоставлены Управлением по патентам и товарным знакам США с нашей собственной добавленной окраской, чтобы улучшить ясность и подчеркнуть сходство. Вы можете найти ссылки на сами патенты в приведенных ниже ссылках.

Между работой двух мужчин и Техасом было значительное совпадение. Инструменты и Fairchild боролись в судах большую часть 1960-х годов за то, кто действительно разработал интегральную схему. Наконец, в 1969 г. компании согласились поделиться идеей.

Килби и Нойс теперь по праву считаются соавторами возможно, самая важная и далеко идущая технология, разработанная в 20-м веке. век. Оба мужчины были введены в Национальный зал изобретателей Слава (Килби в 1982 году, Нойс в следующем году) и Килби прорыв был также отмечен присуждением половины доли в Нобелевская премия в Физика в 2000 году (как очень великодушно отметил Килби в своей благодарственной речи, Нойс, несомненно, тоже разделил бы приз, если бы он не умер от сердечного приступа десятью годами ранее).

В то время как Килби помнят как блестящего ученого, наследие Нойса имеет большое значение. добавленное измерение. В 1968 году он стал соучредителем компании Intel Electronics. с Гордон Мур (1929–), который продолжил разработку микропроцессора (однокристальный компьютер) в 1974 г. С IBM, Microsoft, Apple и др. компаниям-новаторам, Intel приписывают помощь в создании доступные персональные компьютеры для дома и на работе. Спасибо Нойсу и Килби и блестящих инженеров, которые впоследствии основывались на своей работе, сейчас используется около двух миллиардов компьютеров. во всем мире многие из них встроены в мобильные телефоны, портативные устройства спутниковой навигации и другие электронные устройства.

Рекламные ссылки

Узнать больше

На этом сайте

На других сайтах

  • Хотите узнать больше о пионерах? Посмотрите на эти страницы о Джек Килби, первоначально опубликовано на веб-сайте Texas Instruments или посетите музей Intel, чтобы узнать о Роберте Нойсе, Гордоне Муре и их коллегах. На обоих сайтах есть великолепная коллекция фотографии ранних интегральных схем.

Статьи

  • Хорошее, плохое и странное: 3 направления закона Мура Сэмюэля К.Мур. IEEE Spectrum, 26 октября 2018 г. Взгляд на недавний технический прогресс в получении новой жизни из старого закона.
  • Intel находит следующий шаг закона Мура при 10 нанометрах, автор Рэйчел Кортленд. IEEE Spectrum, 30 декабря 2016 г. Как новый завод по производству микросхем поможет Intel вдохнуть новую жизнь в закон Мура.
  • Закон Мура «Закончилось место, технология ищет преемника» Джона Маркова. The New York Times, 4 мая 2016 г. Почему это имеет значение, если производители микросхем больше не могут следовать закону Мура?
  • Закон Мура менее важен для технической индустрии? пользователя Quentin Hardy.Нью-Йорк Таймс. 25 июля 2014 г. Изменение рабочих привычек и появление облачных вычислений меняют ожидания людей от своих компьютеров, а это означает, что закон Мура, возможно, уже не так важен, как был.
  • Замедляет ли конец закона Мура мировую гонку суперкомпьютеров? пользователя Роберт Макмиллан. Wired, 23 июня 2014 г. Суперкомпьютеры не работают быстрее, чем раньше. Может быть, закон Мура, наконец, подходит к концу?
  • «25 микрочипов, потрясших мир» Брайана Санто.IEEE Spectrum, 1 мая 2009 г. Если вы думаете, что микросхема – это просто микросхема, подумайте еще раз. В этой статье перечислены два десятка классических микросхем, от схем таймера до флэш-памяти и синтезаторов речи до микропроцессоров, которые радикально изменили историю вычислений.

Книги

История
Технологии

Видео

  • От песка к кремнию: Intel показывает вам процесс создания микрочипа, начиная с пустыни (с песка, который дает нам кремний) и заканчивая готовым чипом.Довольно изящное видео, но некоторые комментарии или объяснения не пропали бы даром: это видео действительно имеет смысл только в том случае, если вы уже знаете обо всех процессах, которые вам показывают.

Патенты

Один из лучших способов узнать об изобретениях – это прочитать, как сами изобретатели видели и представляли свои собственные идеи; патенты предлагают отличный способ сделать это. Для тех, кто хочет получить более подробную информацию, вот пара ключевых патентов Килби и Нойса, на которые стоит обратить внимание:

  • Патент США 3,115,581: Миниатюрная полупроводниковая интегральная схема от Джека С.Kilby, Texas Instruments, подана 6 мая 1959 г. и опубликована 24 декабря 1963 г. Описывает основную идею создания интегральных схем “с использованием только одного материала для всех элементов схемы и ограниченного числа совместимых технологических этапов их производства”.
  • Патент США 2 981877: Полупроводниковое устройство и выводная структура Роберта Н. Нойса, Fairchild Semiconductor, подана 30 июля 1959 года и выдана 25 апреля 1961 года. годами ранее, что способствовало ожесточенной битве между Texas Instruments и Fairchild за то, кто именно изобрел интегральную схему.

Пожалуйста, НЕ копируйте наши статьи в блоги и другие сайты

статей с этого сайта зарегистрированы в Бюро регистрации авторских прав США. Копирование или иное использование зарегистрированных работ без разрешения, удаление этого или других уведомлений об авторских правах и / или нарушение смежных прав может привести к серьезным гражданским или уголовным санкциям.

Авторские права на текст © Chris Woodford 2009, 2020. Все права защищены. Полное уведомление об авторских правах и условиях использования.

Следуйте за нами

Сохранить или поделиться этой страницей

Нажмите CTRL + D, чтобы добавить эту страницу в закладки, или расскажите об этом друзьям с помощью:

Цитировать эту страницу

Вудфорд, Крис.(2009/2020) Интегральные схемы. Получено с https://www.explainthatstuff.com/integratedcircuits.html. [Доступ (укажите дату здесь)]

Больше на нашем сайте …

Как работают интегральные схемы?

Как работают интегральные схемы? – Объясни это Рекламное объявление

Криса Вудфорда. Последнее изменение: 30 января 2020 г.

Вы когда-нибудь слышали о компьютере 1940-х годов? называется ENIAC? Он был примерно такой же длины и веса, как три-четыре двухэтажных автобуса. содержал 18 000 гудящих электронных переключателей, известных как вакуумные лампы.Несмотря на свои гигантские размеры, это были тысячи в разы менее мощный, чем современный ноутбук – машина примерно в 100 раз меньше.

Если история вычислительной техники звучит как волшебный трюк – выжать все больше и больше мощности во все меньшее и меньшее пространство – это так! Что сделало это возможно было изобретение интегрированного схема (IC) в 1958 году. Это изящный способ втиснуть сотни, тысячи, миллионы или даже миллиарды электронных компонентов на крошечные кремниевые чипы нет больше ногтя.Давайте подробнее рассмотрим микросхемы и то, как они работают!

Фото: Интегральная схема снаружи. Он поставляется в удобной форме, называемой двухрядным корпусом (DIP), который состоит из черного пластика или керамический внешний корпус с металлическими штырями по бокам для подключения к электронной плате большего размера (коричневая деталь, которую вы видите на заднем плане). Фактическая схема, которая выполняет эту работу, представляет собой крошечный чип, встроенный в DIP; вы можете увидеть, как он подключен к внешним контактам DIP на следующей фотографии.

Что такое интегральная схема?

Фото: Интегральная схема изнутри. Если бы вы могли снять крышку с типичного микрочипа, такого как тот, что на верхнем фото (а это не очень легко – поверьте, я пробовал!), Вы бы нашли внутри именно это. Интегральная схема – это крошечный квадрат в центре. От него выходят соединения к клеммам (металлические штыри или ножки) по краю. Когда вы подключаете что-либо к одной из этих клемм, вы фактически подключаетесь к самой цепи.Вы можете увидеть рисунок электронных компонентов на поверхности самого чипа. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Откройте телевизор или радио, и вы увидите, что оно построено вокруг печатная плата (PCB) : немного похоже на электрическую карту улиц с маленький электронный компоненты (например, резисторы и конденсаторы) на месте здания и печатные медные соединения связывая их вместе как миниатюрные металлические улочки. Печатные платы хороши в небольших таких приборов, но если вы попытаетесь использовать ту же технику для построить сложную электронную машину, например компьютер, вы быстро врезался в препятствие.Даже самому простому компьютеру нужно восемь электронных переключает на хранение одного байта (символа) информации. Итак, если вы хотите построить компьютер с достаточным объемом памяти для хранения этого абзаца, вы смотрите примерно 750 символов, умноженных на 8 или около 6000 переключателей – за один абзац! Если вы любите переключатели, как в ENIAC – электронные лампы размером взрослый палец – скоро вы получите колоссально большой, энергоемкая машина, которой нужно собственное мини-электричество завод, чтобы он работал.

Когда в 1947 году три американских физика изобрели транзисторы, несколько улучшилось. Транзисторы были размером с электронные лампы и реле. (электромагнитные переключатели, которые начали заменять электронные лампы в середина 1940-х годов), потребляли гораздо меньше энергии и были гораздо более надежными. Но все еще оставалась проблема соединить все эти транзисторы вместе в сложных схемах. Даже после того, как были изобретены транзисторы, компьютеры по-прежнему представляли собой спутанную массу проводов.

Фото: Интегральные схемы вставляются в печатные платы (ПП), как зеленая, которую вы видите здесь.Обратите внимание на тонкие дорожки, соединяющие «ножки» (клеммы) двух разных микросхем. Другие дорожки связывают ИС с обычными электронными компонентами, такими как резисторы и конденсаторы. Вы можете думать о дорожках как о «улицах», прокладывающих пути между «зданиями», где делаются полезные вещи (сами компоненты). Также существует миниатюрная версия печатной платы внутри интегральной схемы: дорожки создаются в микроскопической форме на поверхности кремниевой пластины.

Интегральные схемы все изменили.Основная идея заключалась в том, чтобы взять полная схема со всеми ее многочисленными компонентами и связями между их, и воссоздать все это в микроскопически крошечной форме на поверхности кусок кремния. Это была удивительно умная идея, и она реализована возможно всевозможные «микроэлектронные» гаджеты, которые мы сейчас принимаем за предоставлено, от цифровых часов и карманные калькуляторы на Луну ракеты и ракеты со встроенной спутниковой навигацией.

Закон Мура

Интегральные схемы произвели революцию в электронике и вычислительной технике в 1960-х и 1970-х годах.Первый, инженеры помещали десятки компонентов на микросхему в так называемой маломасштабной интеграции (SSI). Вскоре последовала Medium-Scale Integration (MSI) с сотнями компонентов в области такого же размера. Как и ожидалось, примерно в 1970 году крупномасштабная интеграция (БИС) принесла тысячи компонентов, очень крупномасштабная интеграция (СБИС). дали нам десятки тысяч и миллионы сверхбольших масштабов (ULSI) – и все на микросхемах не больше, чем они был раньше. В 1965 году Гордон Мур из компании Intel, ведущего производителя микросхем, заметил, что количество компонентов на микросхеме удваивалась примерно каждые один-два года. Закон Мура , как он известен, продолжает действовать с тех пор. В интервью The New York Times 50 лет спустя, в 2015 году, Мур выразил свое удивление по поводу того, что закон продолжает оставаться в силе: «Первоначальное предсказание заключалось в том, чтобы смотреть на 10 лет, что, по моему мнению, было большой натяжкой. на интегральной схеме до 60 000 – тысячекратная экстраполяция за 10 лет. Я подумал, что это было довольно дико. Тот факт, что нечто подобное происходит в течение 50 лет, поистине удивительно.«

Диаграмма

: Закон Мура: количество транзисторов, упакованных в микрочипы, примерно удваивается каждый год или два за последние пять десятилетий – другими словами, оно растет экспоненциально. Если вы построите график количества транзисторов (ось y) в зависимости от года выпуска (ось x) для некоторых распространенных микрочипов за последние несколько десятилетий (желтые звезды), вы получите экспоненциальную кривую; вместо этого построив логарифм, вы получите прямую линию. Обратите внимание, что вертикальная ось (y) на этой диаграмме является логарифмической. и (из-за графического программного обеспечения OpenOffice, которое я использовал) горизонтальная ось (x) имеет лишь неопределенную линейную форму.Источник: построено с использованием данных Transistor Count, Wikipedia, сверено с данными из других источников.

Рекламные ссылки

Как изготавливаются интегральные схемы?

Фото: Интегральные схемы производятся в безупречно чистых условиях; Рабочие должны носить вот такие «костюмы для кроликов», чтобы они не загрязняли чипы, которые они производят. Это завод Intel по производству пластин в Чандлере, Аризона, США. Фото любезно предоставлено архивом Кэрол М. Хайсмит, Библиотека Конгресса, Отдел эстампов и фотографий.

Как сделать что-то вроде микросхемы памяти или процессора для компьютера? Все начинается с необработанного химического элемента, такого как кремний, который подвергается химической обработке или легированию для придания ему различных электрических свойств …

Легирование полупроводников

Если вы читали наши статьи о диодах и транзисторы, ты будешь знаком с идеей полупроводников . Традиционно люди думали о материалах, которые можно разделить на две аккуратные категории: которые позволяют электричеству течь через их довольно легко (проводники) и те, что нет (изоляторы).Металлы составляют большую часть проводников, а неметаллы, такие как пластик, дерево и стекло изоляторы. На самом деле все гораздо сложнее, особенно когда речь идет об определенных элементы в середине периодической таблицы (в группах 14 и 15), особенно кремний и германий. Обычно изоляторы, эти элементы могут быть заставить вести себя больше как проводники, если мы добавим небольшое количество примеси к ним в процессе, известном как легирование . Если вы добавите сурьму в кремний, вы получите немного больше электронов, чем он. обычно имеет – и способность проводить электричество.Кремний “легированный” таким образом называется n-типа . Добавляем бор вместо сурьмы и вы удаляете часть электронов кремния, оставляя после себя «дыры» которые работают как «отрицательные электроны», несущие положительный электрический ток в обратном порядке. Такой кремний называется p-type . Расположение областей кремния n-типа и p-типа рядом друг с другом создает переходы, в которых электроны ведут себя очень интересным образом – и это как мы создаем электронные компоненты на основе полупроводников, такие как диоды, транзисторы и воспоминания.

Внутри завода по производству микросхем

Фото: кремниевая пластина. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Процесс создания интегральной схемы начинается с большого монокристалл кремния, имеющий форму длинной сплошной трубки, которая «нарезана салями» на тонкие диски (про габариты компакт-диска) вафли называются . Пластины разделены на множество одинаковых квадратных или прямоугольных областей, каждая из которых из которых будет составлять один кремниевый чип (иногда называемый микрочип).Тогда тысячи, миллионы или миллиарды компонентов создается на каждом чипе путем легирования различных участков поверхности, чтобы превратить их в Кремний n-типа или p-типа. Допинг осуществляется множеством разных процессы. В одном из них, известном как напыление , ионы легирующего материала стреляют по кремниевой пластине, как пули из пистолет. Другой процесс называется осаждение из паровой фазы включает введение легирующего материала в виде газа и его конденсацию, чтобы атомы примеси создают тонкую пленку на поверхности кремния вафля.Молекулярно-лучевая эпитаксия это гораздо более точная форма осаждения.

Конечно, создание интегральных схем, содержащих сотни, миллионы, или миллиарды компонентов на кремниевом чипе размером с ноготь – это все немного сложнее и запутаннее, чем кажется. Представьте себе хаос даже пятнышко грязи может вызвать, когда вы работаете на микроскопический (а иногда даже наноскопический) шкала. Вот почему полупроводники производятся в безупречных лабораторных условиях, называемых чистых помещений , где воздух тщательно продувается фильтрованный и рабочие должны входить и выходить через шлюзы в любых защитная одежда.

Как сделать микрочип – краткое описание

Хотя создание микросхемы очень сложно и сложно, на самом деле существует всего шесть отдельных шагов (некоторые из них повторяется более одного раза). Процесс значительно упрощен, вот как работает этот процесс:

  1. Изготовление пластин: мы выращиваем чистые кристаллы кремния в длинные цилиндры и разрезаем их (как салями) на тонкие пластины, каждая из которых в конечном итоге будет разрезана на множество чипов.
  2. Маскирование: мы нагреваем пластины, чтобы покрыть их диоксидом кремния, и используем ультрафиолетовый свет (синий), чтобы добавить твердый защитный слой, называемый фоторезистом.
  3. Травление: мы используем химические вещества для удаления части фоторезиста, создавая своего рода шаблонный узор, показывающий, где нам нужны области кремния n-типа и p-типа.
  4. Легирование: Мы нагреваем протравленные пластины газами, содержащими примеси, для образования областей кремния n-типа и p-типа. Может последовать дополнительная маскировка и травление.
  5. Тестирование: длинные металлические соединительные провода проходят от испытательной машины с компьютерным управлением до клемм на каждой микросхеме. Любые чипы, которые не работают, помечаются и отклоняются.
  6. Упаковка: Все нормально работающие чипы вырезаны из пластины и упакованы в защитные куски пластика, готовые для использования в компьютерах и другом электронном оборудовании.

Кто изобрел интегральную схему?

Вы, наверное, читали в книгах, что ИС были разработаны совместно Джек Килби (1923–2005) и Роберт Нойс (1927–1990), как если бы эти двое мужчин с радостью сотрудничали в их гениальном изобретении! Фактически, Килби и Нойс пришла в голову самостоятельно, более или менее точно так же время, вызвав яростную битву за права на изобретение, которое был совсем не счастлив.

Как два человека могли изобрести одно и то же в одно и то же время? Легкий: Идея интегральных схем ждала воплощения. К середине 1950-х гг. мир (и, в частности, военные) открыли потрясающий потенциал электронных компьютеров, и это ослепляюще для таких провидцев, как Килби и Нойс, было очевидно, что лучший способ сборки и подключения транзисторов в больших количества. Килби работал в Texas Instruments, когда наткнулся на идею он назвал принципом монолитности : пытаясь построить все различные части электронной схемы на кремниевом чипе.12 сентября 1958 года он вручную собрал первую в мире грубую интегральную схему. используя чип из германия (полупроводниковый элемент, подобный кремний) и Texas Instruments подали заявку на патент на идея в следующем году.

Между тем, в другой компании под названием Fairchild Semiconductor (образованной небольшая группа сотрудников, которые изначально работали над транзистором пионер Уильям Шокли) не менее блестящий Роберт Нойс экспериментировал с миниатюрой схемы его собственные.В 1959 году он использовал серию фотографических и химические методы, известные как планарный процесс (который только что был разработан коллегой Жаном Орни) создать первую практическую интегральную схему, метод, который Fairchild затем попытался патент.

Работа: Snap! Два великих инженера-электрика, Джек Килби и Роберт Нойс, пришли к той же идее почти в одно и то же время в 1959 году. Хотя Килби подал патент первым, патент Нойса был выдан раньше.Вот рисунки из их оригинальных патентных заявок. Вы можете видеть, что у нас, по сути, одна и та же идея с электронными компонентами, сформированными из переходов между слоями полупроводников p-типа (синий) и n-типа (красный). Соединения с областями p-типа и n-типа показаны оранжевым и желтым, а базовые слои (подложки) показаны зеленым. Картины любезно предоставлены Управлением по патентам и товарным знакам США с нашей собственной добавленной окраской, чтобы улучшить ясность и подчеркнуть сходство. Вы можете найти ссылки на сами патенты в приведенных ниже ссылках.

Между работой двух мужчин и Техасом было значительное совпадение. Инструменты и Fairchild боролись в судах большую часть 1960-х годов за то, кто действительно разработал интегральную схему. Наконец, в 1969 г. компании согласились поделиться идеей.

Килби и Нойс теперь по праву считаются соавторами возможно, самая важная и далеко идущая технология, разработанная в 20-м веке. век. Оба мужчины были введены в Национальный зал изобретателей Слава (Килби в 1982 году, Нойс в следующем году) и Килби прорыв был также отмечен присуждением половины доли в Нобелевская премия в Физика в 2000 году (как очень великодушно отметил Килби в своей благодарственной речи, Нойс, несомненно, тоже разделил бы приз, если бы он не умер от сердечного приступа десятью годами ранее).

В то время как Килби помнят как блестящего ученого, наследие Нойса имеет большое значение. добавленное измерение. В 1968 году он стал соучредителем компании Intel Electronics. с Гордон Мур (1929–), который продолжил разработку микропроцессора (однокристальный компьютер) в 1974 г. С IBM, Microsoft, Apple и др. компаниям-новаторам, Intel приписывают помощь в создании доступные персональные компьютеры для дома и на работе. Спасибо Нойсу и Килби и блестящих инженеров, которые впоследствии основывались на своей работе, сейчас используется около двух миллиардов компьютеров. во всем мире многие из них встроены в мобильные телефоны, портативные устройства спутниковой навигации и другие электронные устройства.

Рекламные ссылки

Узнать больше

На этом сайте

На других сайтах

  • Хотите узнать больше о пионерах? Посмотрите на эти страницы о Джек Килби, первоначально опубликовано на веб-сайте Texas Instruments или посетите музей Intel, чтобы узнать о Роберте Нойсе, Гордоне Муре и их коллегах. На обоих сайтах есть великолепная коллекция фотографии ранних интегральных схем.

Статьи

  • Хорошее, плохое и странное: 3 направления закона Мура Сэмюэля К.Мур. IEEE Spectrum, 26 октября 2018 г. Взгляд на недавний технический прогресс в получении новой жизни из старого закона.
  • Intel находит следующий шаг закона Мура при 10 нанометрах, автор Рэйчел Кортленд. IEEE Spectrum, 30 декабря 2016 г. Как новый завод по производству микросхем поможет Intel вдохнуть новую жизнь в закон Мура.
  • Закон Мура «Закончилось место, технология ищет преемника» Джона Маркова. The New York Times, 4 мая 2016 г. Почему это имеет значение, если производители микросхем больше не могут следовать закону Мура?
  • Закон Мура менее важен для технической индустрии? пользователя Quentin Hardy.Нью-Йорк Таймс. 25 июля 2014 г. Изменение рабочих привычек и появление облачных вычислений меняют ожидания людей от своих компьютеров, а это означает, что закон Мура, возможно, уже не так важен, как был.
  • Замедляет ли конец закона Мура мировую гонку суперкомпьютеров? пользователя Роберт Макмиллан. Wired, 23 июня 2014 г. Суперкомпьютеры не работают быстрее, чем раньше. Может быть, закон Мура, наконец, подходит к концу?
  • «25 микрочипов, потрясших мир» Брайана Санто.IEEE Spectrum, 1 мая 2009 г. Если вы думаете, что микросхема – это просто микросхема, подумайте еще раз. В этой статье перечислены два десятка классических микросхем, от схем таймера до флэш-памяти и синтезаторов речи до микропроцессоров, которые радикально изменили историю вычислений.

Книги

История
Технологии

Видео

  • От песка к кремнию: Intel показывает вам процесс создания микрочипа, начиная с пустыни (с песка, который дает нам кремний) и заканчивая готовым чипом.Довольно изящное видео, но некоторые комментарии или объяснения не пропали бы даром: это видео действительно имеет смысл только в том случае, если вы уже знаете обо всех процессах, которые вам показывают.

Патенты

Один из лучших способов узнать об изобретениях – это прочитать, как сами изобретатели видели и представляли свои собственные идеи; патенты предлагают отличный способ сделать это. Для тех, кто хочет получить более подробную информацию, вот пара ключевых патентов Килби и Нойса, на которые стоит обратить внимание:

  • Патент США 3,115,581: Миниатюрная полупроводниковая интегральная схема от Джека С.Kilby, Texas Instruments, подана 6 мая 1959 г. и опубликована 24 декабря 1963 г. Описывает основную идею создания интегральных схем “с использованием только одного материала для всех элементов схемы и ограниченного числа совместимых технологических этапов их производства”.
  • Патент США 2 981877: Полупроводниковое устройство и выводная структура Роберта Н. Нойса, Fairchild Semiconductor, подана 30 июля 1959 года и выдана 25 апреля 1961 года. годами ранее, что способствовало ожесточенной битве между Texas Instruments и Fairchild за то, кто именно изобрел интегральную схему.

Пожалуйста, НЕ копируйте наши статьи в блоги и другие сайты

статей с этого сайта зарегистрированы в Бюро регистрации авторских прав США. Копирование или иное использование зарегистрированных работ без разрешения, удаление этого или других уведомлений об авторских правах и / или нарушение смежных прав может привести к серьезным гражданским или уголовным санкциям.

Авторские права на текст © Chris Woodford 2009, 2020. Все права защищены. Полное уведомление об авторских правах и условиях использования.

Следуйте за нами

Сохранить или поделиться этой страницей

Нажмите CTRL + D, чтобы добавить эту страницу в закладки, или расскажите об этом друзьям с помощью:

Цитировать эту страницу

Вудфорд, Крис.(2009/2020) Интегральные схемы. Получено с https://www.explainthatstuff.com/integratedcircuits.html. [Доступ (укажите дату здесь)]

Больше на нашем сайте …

Как работают интегральные схемы?

Как работают интегральные схемы? – Объясни это Рекламное объявление

Криса Вудфорда. Последнее изменение: 30 января 2020 г.

Вы когда-нибудь слышали о компьютере 1940-х годов? называется ENIAC? Он был примерно такой же длины и веса, как три-четыре двухэтажных автобуса. содержал 18 000 гудящих электронных переключателей, известных как вакуумные лампы.Несмотря на свои гигантские размеры, это были тысячи в разы менее мощный, чем современный ноутбук – машина примерно в 100 раз меньше.

Если история вычислительной техники звучит как волшебный трюк – выжать все больше и больше мощности во все меньшее и меньшее пространство – это так! Что сделало это возможно было изобретение интегрированного схема (IC) в 1958 году. Это изящный способ втиснуть сотни, тысячи, миллионы или даже миллиарды электронных компонентов на крошечные кремниевые чипы нет больше ногтя.Давайте подробнее рассмотрим микросхемы и то, как они работают!

Фото: Интегральная схема снаружи. Он поставляется в удобной форме, называемой двухрядным корпусом (DIP), который состоит из черного пластика или керамический внешний корпус с металлическими штырями по бокам для подключения к электронной плате большего размера (коричневая деталь, которую вы видите на заднем плане). Фактическая схема, которая выполняет эту работу, представляет собой крошечный чип, встроенный в DIP; вы можете увидеть, как он подключен к внешним контактам DIP на следующей фотографии.

Что такое интегральная схема?

Фото: Интегральная схема изнутри. Если бы вы могли снять крышку с типичного микрочипа, такого как тот, что на верхнем фото (а это не очень легко – поверьте, я пробовал!), Вы бы нашли внутри именно это. Интегральная схема – это крошечный квадрат в центре. От него выходят соединения к клеммам (металлические штыри или ножки) по краю. Когда вы подключаете что-либо к одной из этих клемм, вы фактически подключаетесь к самой цепи.Вы можете увидеть рисунок электронных компонентов на поверхности самого чипа. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Откройте телевизор или радио, и вы увидите, что оно построено вокруг печатная плата (PCB) : немного похоже на электрическую карту улиц с маленький электронный компоненты (например, резисторы и конденсаторы) на месте здания и печатные медные соединения связывая их вместе как миниатюрные металлические улочки. Печатные платы хороши в небольших таких приборов, но если вы попытаетесь использовать ту же технику для построить сложную электронную машину, например компьютер, вы быстро врезался в препятствие.Даже самому простому компьютеру нужно восемь электронных переключает на хранение одного байта (символа) информации. Итак, если вы хотите построить компьютер с достаточным объемом памяти для хранения этого абзаца, вы смотрите примерно 750 символов, умноженных на 8 или около 6000 переключателей – за один абзац! Если вы любите переключатели, как в ENIAC – электронные лампы размером взрослый палец – скоро вы получите колоссально большой, энергоемкая машина, которой нужно собственное мини-электричество завод, чтобы он работал.

Когда в 1947 году три американских физика изобрели транзисторы, несколько улучшилось. Транзисторы были размером с электронные лампы и реле. (электромагнитные переключатели, которые начали заменять электронные лампы в середина 1940-х годов), потребляли гораздо меньше энергии и были гораздо более надежными. Но все еще оставалась проблема соединить все эти транзисторы вместе в сложных схемах. Даже после того, как были изобретены транзисторы, компьютеры по-прежнему представляли собой спутанную массу проводов.

Фото: Интегральные схемы вставляются в печатные платы (ПП), как зеленая, которую вы видите здесь.Обратите внимание на тонкие дорожки, соединяющие «ножки» (клеммы) двух разных микросхем. Другие дорожки связывают ИС с обычными электронными компонентами, такими как резисторы и конденсаторы. Вы можете думать о дорожках как о «улицах», прокладывающих пути между «зданиями», где делаются полезные вещи (сами компоненты). Также существует миниатюрная версия печатной платы внутри интегральной схемы: дорожки создаются в микроскопической форме на поверхности кремниевой пластины.

Интегральные схемы все изменили.Основная идея заключалась в том, чтобы взять полная схема со всеми ее многочисленными компонентами и связями между их, и воссоздать все это в микроскопически крошечной форме на поверхности кусок кремния. Это была удивительно умная идея, и она реализована возможно всевозможные «микроэлектронные» гаджеты, которые мы сейчас принимаем за предоставлено, от цифровых часов и карманные калькуляторы на Луну ракеты и ракеты со встроенной спутниковой навигацией.

Закон Мура

Интегральные схемы произвели революцию в электронике и вычислительной технике в 1960-х и 1970-х годах.Первый, инженеры помещали десятки компонентов на микросхему в так называемой маломасштабной интеграции (SSI). Вскоре последовала Medium-Scale Integration (MSI) с сотнями компонентов в области такого же размера. Как и ожидалось, примерно в 1970 году крупномасштабная интеграция (БИС) принесла тысячи компонентов, очень крупномасштабная интеграция (СБИС). дали нам десятки тысяч и миллионы сверхбольших масштабов (ULSI) – и все на микросхемах не больше, чем они был раньше. В 1965 году Гордон Мур из компании Intel, ведущего производителя микросхем, заметил, что количество компонентов на микросхеме удваивалась примерно каждые один-два года. Закон Мура , как он известен, продолжает действовать с тех пор. В интервью The New York Times 50 лет спустя, в 2015 году, Мур выразил свое удивление по поводу того, что закон продолжает оставаться в силе: «Первоначальное предсказание заключалось в том, чтобы смотреть на 10 лет, что, по моему мнению, было большой натяжкой. на интегральной схеме до 60 000 – тысячекратная экстраполяция за 10 лет. Я подумал, что это было довольно дико. Тот факт, что нечто подобное происходит в течение 50 лет, поистине удивительно.«

Диаграмма

: Закон Мура: количество транзисторов, упакованных в микрочипы, примерно удваивается каждый год или два за последние пять десятилетий – другими словами, оно растет экспоненциально. Если вы построите график количества транзисторов (ось y) в зависимости от года выпуска (ось x) для некоторых распространенных микрочипов за последние несколько десятилетий (желтые звезды), вы получите экспоненциальную кривую; вместо этого построив логарифм, вы получите прямую линию. Обратите внимание, что вертикальная ось (y) на этой диаграмме является логарифмической. и (из-за графического программного обеспечения OpenOffice, которое я использовал) горизонтальная ось (x) имеет лишь неопределенную линейную форму.Источник: построено с использованием данных Transistor Count, Wikipedia, сверено с данными из других источников.

Рекламные ссылки

Как изготавливаются интегральные схемы?

Фото: Интегральные схемы производятся в безупречно чистых условиях; Рабочие должны носить вот такие «костюмы для кроликов», чтобы они не загрязняли чипы, которые они производят. Это завод Intel по производству пластин в Чандлере, Аризона, США. Фото любезно предоставлено архивом Кэрол М. Хайсмит, Библиотека Конгресса, Отдел эстампов и фотографий.

Как сделать что-то вроде микросхемы памяти или процессора для компьютера? Все начинается с необработанного химического элемента, такого как кремний, который подвергается химической обработке или легированию для придания ему различных электрических свойств …

Легирование полупроводников

Если вы читали наши статьи о диодах и транзисторы, ты будешь знаком с идеей полупроводников . Традиционно люди думали о материалах, которые можно разделить на две аккуратные категории: которые позволяют электричеству течь через их довольно легко (проводники) и те, что нет (изоляторы).Металлы составляют большую часть проводников, а неметаллы, такие как пластик, дерево и стекло изоляторы. На самом деле все гораздо сложнее, особенно когда речь идет об определенных элементы в середине периодической таблицы (в группах 14 и 15), особенно кремний и германий. Обычно изоляторы, эти элементы могут быть заставить вести себя больше как проводники, если мы добавим небольшое количество примеси к ним в процессе, известном как легирование . Если вы добавите сурьму в кремний, вы получите немного больше электронов, чем он. обычно имеет – и способность проводить электричество.Кремний “легированный” таким образом называется n-типа . Добавляем бор вместо сурьмы и вы удаляете часть электронов кремния, оставляя после себя «дыры» которые работают как «отрицательные электроны», несущие положительный электрический ток в обратном порядке. Такой кремний называется p-type . Расположение областей кремния n-типа и p-типа рядом друг с другом создает переходы, в которых электроны ведут себя очень интересным образом – и это как мы создаем электронные компоненты на основе полупроводников, такие как диоды, транзисторы и воспоминания.

Внутри завода по производству микросхем

Фото: кремниевая пластина. Фото любезно предоставлено Исследовательским центром NASA Glenn Research Center (NASA-GRC).

Процесс создания интегральной схемы начинается с большого монокристалл кремния, имеющий форму длинной сплошной трубки, которая «нарезана салями» на тонкие диски (про габариты компакт-диска) вафли называются . Пластины разделены на множество одинаковых квадратных или прямоугольных областей, каждая из которых из которых будет составлять один кремниевый чип (иногда называемый микрочип).Тогда тысячи, миллионы или миллиарды компонентов создается на каждом чипе путем легирования различных участков поверхности, чтобы превратить их в Кремний n-типа или p-типа. Допинг осуществляется множеством разных процессы. В одном из них, известном как напыление , ионы легирующего материала стреляют по кремниевой пластине, как пули из пистолет. Другой процесс называется осаждение из паровой фазы включает введение легирующего материала в виде газа и его конденсацию, чтобы атомы примеси создают тонкую пленку на поверхности кремния вафля.Молекулярно-лучевая эпитаксия это гораздо более точная форма осаждения.

Конечно, создание интегральных схем, содержащих сотни, миллионы, или миллиарды компонентов на кремниевом чипе размером с ноготь – это все немного сложнее и запутаннее, чем кажется. Представьте себе хаос даже пятнышко грязи может вызвать, когда вы работаете на микроскопический (а иногда даже наноскопический) шкала. Вот почему полупроводники производятся в безупречных лабораторных условиях, называемых чистых помещений , где воздух тщательно продувается фильтрованный и рабочие должны входить и выходить через шлюзы в любых защитная одежда.

Как сделать микрочип – краткое описание

Хотя создание микросхемы очень сложно и сложно, на самом деле существует всего шесть отдельных шагов (некоторые из них повторяется более одного раза). Процесс значительно упрощен, вот как работает этот процесс:

  1. Изготовление пластин: мы выращиваем чистые кристаллы кремния в длинные цилиндры и разрезаем их (как салями) на тонкие пластины, каждая из которых в конечном итоге будет разрезана на множество чипов.
  2. Маскирование: мы нагреваем пластины, чтобы покрыть их диоксидом кремния, и используем ультрафиолетовый свет (синий), чтобы добавить твердый защитный слой, называемый фоторезистом.
  3. Травление: мы используем химические вещества для удаления части фоторезиста, создавая своего рода шаблонный узор, показывающий, где нам нужны области кремния n-типа и p-типа.
  4. Легирование: Мы нагреваем протравленные пластины газами, содержащими примеси, для образования областей кремния n-типа и p-типа. Может последовать дополнительная маскировка и травление.
  5. Тестирование: длинные металлические соединительные провода проходят от испытательной машины с компьютерным управлением до клемм на каждой микросхеме. Любые чипы, которые не работают, помечаются и отклоняются.
  6. Упаковка: Все нормально работающие чипы вырезаны из пластины и упакованы в защитные куски пластика, готовые для использования в компьютерах и другом электронном оборудовании.

Кто изобрел интегральную схему?

Вы, наверное, читали в книгах, что ИС были разработаны совместно Джек Килби (1923–2005) и Роберт Нойс (1927–1990), как если бы эти двое мужчин с радостью сотрудничали в их гениальном изобретении! Фактически, Килби и Нойс пришла в голову самостоятельно, более или менее точно так же время, вызвав яростную битву за права на изобретение, которое был совсем не счастлив.

Как два человека могли изобрести одно и то же в одно и то же время? Легкий: Идея интегральных схем ждала воплощения. К середине 1950-х гг. мир (и, в частности, военные) открыли потрясающий потенциал электронных компьютеров, и это ослепляюще для таких провидцев, как Килби и Нойс, было очевидно, что лучший способ сборки и подключения транзисторов в больших количества. Килби работал в Texas Instruments, когда наткнулся на идею он назвал принципом монолитности : пытаясь построить все различные части электронной схемы на кремниевом чипе.12 сентября 1958 года он вручную собрал первую в мире грубую интегральную схему. используя чип из германия (полупроводниковый элемент, подобный кремний) и Texas Instruments подали заявку на патент на идея в следующем году.

Между тем, в другой компании под названием Fairchild Semiconductor (образованной небольшая группа сотрудников, которые изначально работали над транзистором пионер Уильям Шокли) не менее блестящий Роберт Нойс экспериментировал с миниатюрой схемы его собственные.В 1959 году он использовал серию фотографических и химические методы, известные как планарный процесс (который только что был разработан коллегой Жаном Орни) создать первую практическую интегральную схему, метод, который Fairchild затем попытался патент.

Работа: Snap! Два великих инженера-электрика, Джек Килби и Роберт Нойс, пришли к той же идее почти в одно и то же время в 1959 году. Хотя Килби подал патент первым, патент Нойса был выдан раньше.Вот рисунки из их оригинальных патентных заявок. Вы можете видеть, что у нас, по сути, одна и та же идея с электронными компонентами, сформированными из переходов между слоями полупроводников p-типа (синий) и n-типа (красный). Соединения с областями p-типа и n-типа показаны оранжевым и желтым, а базовые слои (подложки) показаны зеленым. Картины любезно предоставлены Управлением по патентам и товарным знакам США с нашей собственной добавленной окраской, чтобы улучшить ясность и подчеркнуть сходство. Вы можете найти ссылки на сами патенты в приведенных ниже ссылках.

Между работой двух мужчин и Техасом было значительное совпадение. Инструменты и Fairchild боролись в судах большую часть 1960-х годов за то, кто действительно разработал интегральную схему. Наконец, в 1969 г. компании согласились поделиться идеей.

Килби и Нойс теперь по праву считаются соавторами возможно, самая важная и далеко идущая технология, разработанная в 20-м веке. век. Оба мужчины были введены в Национальный зал изобретателей Слава (Килби в 1982 году, Нойс в следующем году) и Килби прорыв был также отмечен присуждением половины доли в Нобелевская премия в Физика в 2000 году (как очень великодушно отметил Килби в своей благодарственной речи, Нойс, несомненно, тоже разделил бы приз, если бы он не умер от сердечного приступа десятью годами ранее).

В то время как Килби помнят как блестящего ученого, наследие Нойса имеет большое значение. добавленное измерение. В 1968 году он стал соучредителем компании Intel Electronics. с Гордон Мур (1929–), который продолжил разработку микропроцессора (однокристальный компьютер) в 1974 г. С IBM, Microsoft, Apple и др. компаниям-новаторам, Intel приписывают помощь в создании доступные персональные компьютеры для дома и на работе. Спасибо Нойсу и Килби и блестящих инженеров, которые впоследствии основывались на своей работе, сейчас используется около двух миллиардов компьютеров. во всем мире многие из них встроены в мобильные телефоны, портативные устройства спутниковой навигации и другие электронные устройства.

Рекламные ссылки

Узнать больше

На этом сайте

На других сайтах

  • Хотите узнать больше о пионерах? Посмотрите на эти страницы о Джек Килби, первоначально опубликовано на веб-сайте Texas Instruments или посетите музей Intel, чтобы узнать о Роберте Нойсе, Гордоне Муре и их коллегах. На обоих сайтах есть великолепная коллекция фотографии ранних интегральных схем.

Статьи

  • Хорошее, плохое и странное: 3 направления закона Мура Сэмюэля К.Мур. IEEE Spectrum, 26 октября 2018 г. Взгляд на недавний технический прогресс в получении новой жизни из старого закона.
  • Intel находит следующий шаг закона Мура при 10 нанометрах, автор Рэйчел Кортленд. IEEE Spectrum, 30 декабря 2016 г. Как новый завод по производству микросхем поможет Intel вдохнуть новую жизнь в закон Мура.
  • Закон Мура «Закончилось место, технология ищет преемника» Джона Маркова. The New York Times, 4 мая 2016 г. Почему это имеет значение, если производители микросхем больше не могут следовать закону Мура?
  • Закон Мура менее важен для технической индустрии? пользователя Quentin Hardy.Нью-Йорк Таймс. 25 июля 2014 г. Изменение рабочих привычек и появление облачных вычислений меняют ожидания людей от своих компьютеров, а это означает, что закон Мура, возможно, уже не так важен, как был.
  • Замедляет ли конец закона Мура мировую гонку суперкомпьютеров? пользователя Роберт Макмиллан. Wired, 23 июня 2014 г. Суперкомпьютеры не работают быстрее, чем раньше. Может быть, закон Мура, наконец, подходит к концу?
  • «25 микрочипов, потрясших мир» Брайана Санто.IEEE Spectrum, 1 мая 2009 г. Если вы думаете, что микросхема – это просто микросхема, подумайте еще раз. В этой статье перечислены два десятка классических микросхем, от схем таймера до флэш-памяти и синтезаторов речи до микропроцессоров, которые радикально изменили историю вычислений.

Книги

История
Технологии

Видео

  • От песка к кремнию: Intel показывает вам процесс создания микрочипа, начиная с пустыни (с песка, который дает нам кремний) и заканчивая готовым чипом.Довольно изящное видео, но некоторые комментарии или объяснения не пропали бы даром: это видео действительно имеет смысл только в том случае, если вы уже знаете обо всех процессах, которые вам показывают.

Патенты

Один из лучших способов узнать об изобретениях – это прочитать, как сами изобретатели видели и представляли свои собственные идеи; патенты предлагают отличный способ сделать это. Для тех, кто хочет получить более подробную информацию, вот пара ключевых патентов Килби и Нойса, на которые стоит обратить внимание:

  • Патент США 3,115,581: Миниатюрная полупроводниковая интегральная схема от Джека С.Kilby, Texas Instruments, подана 6 мая 1959 г. и опубликована 24 декабря 1963 г. Описывает основную идею создания интегральных схем “с использованием только одного материала для всех элементов схемы и ограниченного числа совместимых технологических этапов их производства”.
  • Патент США 2 981877: Полупроводниковое устройство и выводная структура Роберта Н. Нойса, Fairchild Semiconductor, подана 30 июля 1959 года и выдана 25 апреля 1961 года. годами ранее, что способствовало ожесточенной битве между Texas Instruments и Fairchild за то, кто именно изобрел интегральную схему.

Пожалуйста, НЕ копируйте наши статьи в блоги и другие сайты

статей с этого сайта зарегистрированы в Бюро регистрации авторских прав США. Копирование или иное использование зарегистрированных работ без разрешения, удаление этого или других уведомлений об авторских правах и / или нарушение смежных прав может привести к серьезным гражданским или уголовным санкциям.

Авторские права на текст © Chris Woodford 2009, 2020. Все права защищены. Полное уведомление об авторских правах и условиях использования.

Следуйте за нами

Сохранить или поделиться этой страницей

Нажмите CTRL + D, чтобы добавить эту страницу в закладки, или расскажите об этом друзьям с помощью:

Цитировать эту страницу

Вудфорд, Крис.(2009/2020) Интегральные схемы. Получено с https://www.explainthatstuff.com/integratedcircuits.html. [Доступ (укажите дату здесь)]

Больше на нашем сайте …

Статистический анализ свойств обработки информации пластинчатых моделей кортикальных микросхем | Кора головного мозга

Абстрактные

Основной задачей вычислительной нейробиологии является понимание вычислительной функции пластин-специфических паттернов синаптических соединений в стереотипных кортикальных микросхемах.Предыдущая работа над этой проблемой была сосредоточена на гипотезах о конкретных вычислительных ролях отдельных слоев и связях между уровнями, и эти гипотезы были проверены путем моделирования абстрактных моделей нейронных сетей. Мы подходим к этой проблеме, вместо этого изучая динамическую систему, определяемую более реалистичными моделями кортикальных микросхем в целом, и исследуя влияние, которое ее ламинарная структура оказывает на передачу и слияние информации в этой динамической системе. Модели цепей, которые мы исследуем, состоят из нейронов Ходжкина-Хаксли с динамическими синапсами, что основано на подробных данных Томсона и др. (2002), Маркрама и др. (1998) и Гупты и др. (2000).Мы исследуем, в какой степени этот шаблон кортикальной микросхемы поддерживает накопление и слияние информации, содержащейся в общих импульсных входах, в слой 4 и слои 2/3 и насколько хорошо он делает эту информацию доступной для проекционных нейронов в слоях 2/3 и 5. продемонстрировать определенные вычислительные преимущества такой модели кортикальной микросхемы на основе данных, специфичной для пластинки, путем сравнения ее производительности с различными типами управляющих моделей, которые имеют те же компоненты и одинаковую глобальную статистику нейронов и синаптических связей, но не имеют характерной для пластинки структуры реальных корковые микросхемы.Мы пришли к выводу, что компьютерное моделирование детальных моделей микросхем коры, специфичных для пластин, дает новое представление о вычислительных последствиях анатомических и физиологических данных.

Введение

Неокортекс состоит из нейронов в различных пластинках, которые образуют четко структурированные микросхемы. Несмотря на многочисленные различия в зависимости от возраста, области коры и вида, многие свойства этих микросхем стереотипны, что позволяет предположить, что неокортикальные микросхемы являются вариациями общего шаблона микросхем (White 1989; Douglas and others 1995; Mountcastle 1998; Nelson 2002; Silberberg и другие 2002; Дуглас и Мартин 2004; Калисман и другие 2005).Можно предположить, что такой шаблон микросхемы отличается определенными функциональными свойствами, которые позволяют ему более эффективно обслуживать огромные вычислительные и когнитивные возможности мозга, чем, например, случайно подключенная схема с тем же количеством нейронов и синапсов. . Потенциальная вычислительная функция ламинарной структуры схемы уже рассматривалась в многочисленных статьях (см., Например, Raizada and Grossberg 2003; Treves 2003; Douglas and Martin 2004; и ссылки в этих недавних публикациях).Treves (2003) и Raizada и Grossberg (2003) исследовали конкретные гипотезы относительно вычислительной роли структуры, специфичной для пластин, и подтвердили эти гипотезы с помощью компьютерного моделирования довольно абстрактных моделей нейронных цепей.

Результаты Treves (2003) показывают, что в этой более абстрактной настройке структура ламинарной схемы дает небольшое преимущество в отношении разделения двух типов информации: в каком горизонтальном положении был введен вход схемы (информация «где») и о конкретном шаблоне, который был введен туда («какая» информация).Мы дополняем этот анализ более внимательным изучением временной динамики информации в одном горизонтальном местоположении, точнее в одном столбце диаметром около 100 мкм. Мы обнаружили, что с этой точки зрения вычислительное преимущество ламинарных схем значительно больше: около 30% (в зависимости от конкретного типа задачи обработки информации), а не только 10%, как это наблюдалось в Treves (2003).

Стереотипная кортикальная микросхема – это очень повторяющаяся цепь, которая включает в себя множество наложенных друг на друга петель положительной и отрицательной обратной связи (Дуглас и Мартин 2004).Большинство методов, которые были разработаны в технических науках для проектирования и анализа таких рекуррентных схем, сосредоточены на системном поведении рекуррентной схемы в целом, поскольку оказалось невозможным понять возникающую динамику нелинейных рекуррентных схем только на основе на основе технических характеристик их компонентов. Эта системная точка зрения на стереотипные корковые микросхемы впервые была подчеркнута Дугласом и другими (1995) и привела к их определению абстрактной модели «канонической микросхемы».Дуглас и другие (1995) продемонстрировали, что подход этой системы обеспечивает новый способ понимания роли торможения в корковых микросхемах, в частности того, каким образом относительно небольшие изменения тормозной обратной связи могут вызывать большие изменения в усилении система. Однако в этих ранних моделях не учитывалась временная динамика нейрональной и синаптической активности. Также в то время было доступно гораздо меньше данных о стереотипных паттернах связи.Более того, ранее не предпринималось попыток проанализировать с помощью строгих статистических методов возникающие возможности обработки информации полученных в результате подробных моделей микросхем. Цель данной статьи – восполнить этот пробел.

Мы исследуем возможности обработки информации подробных моделей микросхем на основе данных Томсона и др. (2002) о вероятностях соединений, специфичных для пластин, и силе связи между возбуждающими и тормозящими нейронами в слоях 2/3, 4, 5 и на данных. от Markram и др. (1998) и Gupta и др. (2000) относительно стереотипных динамических свойств (таких как парное подавление пульса и парное облегчение пульса) синаптических связей между возбуждающими и тормозящими кортикальными нейронами.Наш анализ основан на предположении, что стереотипные корковые микросхемы обладают некоторыми «универсальными» вычислительными возможностями и могут выполнять совершенно разные вычисления в разных областях коры. Следовательно, он концентрируется на общей способности обработки информации удерживать и объединять информацию, содержащуюся во входных цепочках импульсов Пуассона из 2 разных источников (моделирование таламического или кортикального прямого ввода в слой 4 и латерального или нисходящего ввода в слои 2/3) . Кроме того, мы исследовали способность таких схемных моделей выполнять линейные и нелинейные вычисления для изменяющихся во времени скоростей срабатывания этих двух афферентных входных потоков.Чтобы избежать – обязательно весьма предвзятых – предположений о нейронном кодировании результатов таких вычислений, мы проанализировали информацию, которая доступна о результатах таких вычислений для обычных «нейронных пользователей», то есть пирамидных нейронов в слои 2/3 (которые обычно проецируются в верхние области коры) и пирамидные нейроны в слое 5 (которые обычно не только проецируются в нижние области коры или подкорковые структуры, но также проецируются, например, из V1 обратно в неспецифический таламус, т.е.е., к интраламинарным и срединным ядрам, которые не получают прямого первичного сенсорного ввода, и через это реле к более высоким кортикальным областям, см. Callaway 2004).

В отличие от модели Маасса и других (2002) (обсуждение см. В Destexhe and Marder 2004), мы не использовали простую линейную регрессию для оценки информации, доступной для таких считывающих нейронов, выход которых моделируется взвешенным сумма постсинаптических потенциалов (PSP) (с постоянной времени экспоненциального затухания 15 мс) в ответ на спайки от пресинаптических нейронов.Скорее, мы добавили сюда ограничение, согласно которому вклад возбуждающего (тормозящего) пресинаптического нейрона должен иметь положительный (отрицательный) вес в такой взвешенной сумме. Кроме того, мы приняли во внимание, что считывающий нейрон в слоях 2/3 или 5 получает синаптические входы только от довольно небольшого подмножества нейронов в микросхеме согласно данным Thomson и др. (2002) (что подразумевает, что в цепь из 560 нейронов, нейрон в слоях 2/3 имеет в среднем 84 пресинаптических нейрона, а нейрон в слое 5 имеет в среднем 109 пресинаптических нейронов, см. рис.1). Но, как и в более ранней модели, мы не изменили параметры синапсов в схеме для конкретных вычислительных задач, только веса синаптических связей с такими символьными считывающими нейронами на уровнях 2/3 и 5 (которые не были смоделированы как часть схему в том смысле, что они не проецировались обратно в схему). (Это упрощение было сделано в этой статье из прагматических соображений, поскольку первые результаты по случаю с обратной связью [Maass and others 2005] предполагают, что это требует отдельного анализа).

Рисунок 1

Шаблон кортикальной микросхемы. Цифры у стрелок обозначают силу соединения (средняя амплитуда PSP, измеренная в соме в мВ) и вероятности соединения (в скобках) согласно Thomson и др. (2002) для соединений между корковыми нейронами в 3 разных слоях, каждый из которых состоит из возбуждающего (E ) и ингибирующая (I) популяция с предполагаемым максимальным горизонтальным расстоянием до 100 мкм. Большинство данных взяты из коры головного мозга крысы, за исключением взаимосвязей в слое 4 (курсив), которые взяты из cat.(Соединения от L2 / 3-I до L5-E описаны в Thomson and others [2002], но обсуждаются только качественно. Следовательно, запись для соединений от L2 / 3-I до L5-E [отмечена знаком вопроса ] является лишь экстраполяцией. То же самое относится и к соединениям от L4-I к L2 / 3-I. Никаких данных об амплитудах тормозных PSP от L5-I к L5-I в Thomson и др. [2002] не приводится, следовательно, соответствующая запись – это всего лишь предположение.) Проценты во входных потоках обозначают вероятности соединения для входных нейронов, используемых в нашем моделировании.Кроме того, каждый нейрон получает фоновый шум, отражающий синаптические входы от большого количества более дистальных нейронов (см. Методы).

Рисунок 1

Шаблон кортикальной микросхемы. Цифры у стрелок обозначают силу соединения (средняя амплитуда PSP, измеренная в соме в мВ) и вероятности соединения (в скобках) согласно Thomson и др. (2002) для соединений между корковыми нейронами в 3 разных слоях, каждый из которых состоит из возбуждающего (E ) и ингибирующая (I) популяция с предполагаемым максимальным горизонтальным расстоянием до 100 мкм.Большинство данных взяты из коры головного мозга крысы, за исключением взаимосвязей в слое 4 (курсив), которые взяты из cat. (Соединения от L2 / 3-I до L5-E описаны в Thomson and others [2002], но обсуждаются только качественно. Следовательно, запись для соединений от L2 / 3-I до L5-E [отмечена знаком вопроса ] является лишь экстраполяцией. То же самое относится и к соединениям от L4-I к L2 / 3-I. Никаких данных об амплитудах тормозных PSP от L5-I к L5-I в Thomson и др. [2002] не приводится, следовательно, соответствующая запись – это всего лишь предположение.) Проценты на входных потоках обозначают вероятности подключения для входных нейронов, используемых в нашем моделировании. Кроме того, каждый нейрон получает фоновый шум, отражающий синаптические входы от большого количества более дистальных нейронов (см. Методы).

Методы

Наиболее полный в настоящее время набор данных о вероятностях соединения и эффективности синаптических связей между 6 конкретными популяциями нейронов в корковых микросхемах (возбуждающие и тормозящие нейроны в слоях 2/3, 4 и 5) был собран в Thomson et al. (2002). ).Для сбора этих данных были сделаны внутриклеточные записи с помощью острых электродов от 998 пар идентифицированных нейронов. В общей сложности 679 парных записей были сделаны из соматосенсорных, моторных и зрительных зон взрослых крыс и 319 из зрительных зон взрослых кошек. Отбор проб производился случайным образом с латеральным разбросом 50–100 мкм (А. М. Томсон, личное сообщение). Для тех пар, где данные как от крысы, так и от кошки приведены в Thomson and others (2002), мы взяли данные от крысы (см. Рис.1). Только для пар нейронов в слое 4 данные по крысе у Thomson и др. (2002) не приводятся; следовательно, соответствующие данные на Рисунке 1 взяты из cat. (Некоторые пары наблюдались редко, а соответствующие записи страдают от небольшого размера выборки [подробности см. В Thomson and others 2002]. Также очень маленькие нейроны у крысы могли быть пропущены [AM Thomson, личное сообщение]. Кроме того, возможно, что в некоторых кортикальных микросхемах существуют связи между парами нейронов, о которых не сообщалось в Thomson и др. [2002] [в случае соединений с тормозными нейронами в слоях 2/3, см., например, e.g., Dantzker and Callaway 2000]).

Известно, что краткосрочная динамика корковых синапсов (то есть их специфическая смесь парной депрессии пульса и парного облегчения пульса) зависит от типа пресинаптического и постсинаптического нейрона (см., Например, Markram and others 1998; Gupta and others 2000; Томсон 2003). Мы смоделировали эту краткосрочную синаптическую динамику в соответствии с моделью, предложенной Markram и др. (1998), с синаптическими параметрами U, D и F . Модель предсказывает амплитуду A k PSP для k -го спайка в цепочке спайков с интервалами между спайками Δ 1 , Δ 2 ,…, Δ k −1 через рекурсивные уравнения (1) со скрытыми динамическими переменными u ∈ [0,1] и R ∈ [0,1], чьи начальные значения для 1-го пика равны u 1 = U и R 1 = 1 (см. Maass and Markram [2002] для обоснования этой версии уравнений, которая исправляет небольшую ошибку в Markram и др. [1998]).Детерминированная модель синапсов разработана для моделирования средней суммы постсинаптических ответов, возникающих в результате согласованного действия нескольких стохастических сайтов синаптического высвобождения. Результаты показывают, что включение краткосрочной синаптической пластичности оказывает значительное влияние на способность моделей цепей к обработке информации. (Долговременная синаптическая пластичность в моделируемой цепи не была включена в это исследование по прагматическим причинам из-за дополнительных сложных проблем, но будет рассмотрена в последующих исследованиях).

Параметры U, D и F были выбраны в нашей компьютерной модели из распределений Гаусса, которые отражают данные, представленные в Markram и др. (1998) и Gupta и др. (2000) для каждого типа соединения (обратите внимание, что параметр U согласно Markram и др. [1998] в значительной степени определяется вероятностью начального высвобождения задействованных сайтов синаптического высвобождения). В зависимости от того, был ли вход возбуждающим (E) или тормозящим (I), средние значения этих трех параметров U, D, F D, F , выраженными в секундах) были выбраны так, чтобы иметь средние значения, которые были сообщается в этих статьях (см. Таблицу 1).Стандартное отклонение (SD) каждого параметра было выбрано равным 50% от его среднего (с заменой отрицательных значений значениями, выбранными из равномерного распределения между нулем и двукратным средним).

Таблица 1

Синаптические параметры, которые масштабируют краткосрочную динамику

От / до E I
E 0,5, 1,1, 0,05 0,05, 0,125, 1,2 02 Я 0.25, 0,7, 0,02 0,32, 0,144, 0,06
От / до E I
E 0,5, 1,188 0,05
I 0,25, 0,7, 0,02 0,32, 0,144, 0,06
Таблица 1

Синаптические параметры, которые масштабируют краткосрочную динамику

I
От / до E
E 0.5, 1,1, 0,05 0,05, 0,125, 1,2
I 0,25, 0,7, 0,02 0,32, 0,144, 0,06
От / до E
E 0,5, 1,1, 0,05 0,05, 0,125, 1,2
I 0,25, 0,7, 0,02 0,32, 0,144, 0,06

моделей, включенных в состав микросхем. из 3 слоев, с 30%, 20% и 50% нейронов, назначенных на уровни 2/3, слой 4 и слой 5, соответственно.Каждый слой состоял из популяции возбуждающих нейронов и популяции тормозных нейронов в соотношении 4: 1. Синаптические связи между нейронами в любой паре из полученных 6 популяций генерировались случайным образом в соответствии с эмпирическими данными из таблицы 1 и рисунка 1. Большинство схем, которые были смоделированы, состояли из 560 нейронов. Среднее количество пресинаптических нейронов нейрона в такой цепи было тогда 76, что в целом давало в среднем 42 594 синапса в цепи.

В качестве моделей возбуждающих и тормозных нейронов мы выбрали основанные на проводимости одноэлементные модели нейронов Ходжкина-Хаксли с пассивными и активными свойствами, смоделированные согласно Destexhe и др. (2001) и Destexhe and Pare (1999).В соответствии с экспериментальными данными о пирамидных нейронах неокортекса и гиппокампа (Стюарт, Сакманн, 1994; Маги, Джонстон, 1995; Хоффман и др., 1997; Маги и др., 1998), активные токи содержат зависящий от напряжения ток Na + (Трауб и Майлз 1991) и выпрямитель с задержкой тока K + (Трауб и Майлз, 1991). Для возбуждающих нейронов в модель был включен неинактивирующий ток K + (Mainen и др., 1995), ответственный за адаптацию частоты спайков.Пиковая плотность проводимости для тока Na + и тока выпрямителя с задержкой K + была выбрана равной 500 и 100 пСм / мкм 2 соответственно, а пиковая плотность проводимости для неинактивирующего тока K + был выбран равным 5 пСм / мкм 2 . Площадь мембраны нейрона была установлена ​​равной 34 636 мкм 2 , как у Destexhe и др. (2001). Для каждого моделирования начальные условия каждого нейрона, то есть напряжение на мембране в момент времени t = 0, выбирались случайным образом (равномерное распределение) из интервала [-70 мВ, -60 мВ].

Кортикальный нейрон получает синаптические входы не только от непосредственно соседних нейронов (которые были явно смоделированы в нашей компьютерной модели), но также и меньшие фоновые входные токи от большого количества более дистальных нейронов. Фактически, внутриклеточные записи у бодрствующих животных предполагают, что нейроны неокортекса подвергаются интенсивной бомбардировке фоновыми синаптическими входами, вызывая деполяризацию мембранного потенциала и более низкое входное сопротивление, обычно называемое «состоянием высокой проводимости» (для обзора, см. Destexhe and others 2003).Это было отражено в нашей компьютерной модели фоновыми входными токами, которые вводились в каждый нейрон (в дополнение к явно смоделированным синаптическим входам от афферентных соединений и нейронов в цепи). Проводимость этих фоновых токов моделировалась согласно Destexhe и др. (2001) как случайный процесс с одной переменной, аналогичный процессу Орнштейна-Уленбека со средним значением g e = 0,012 мкс и g i = 0,057 мкСм, дисперсия σ e = 0.003 мкСм и σ i = 0,0066 мкСм, а постоянные времени τ e = 2,7 мСм и τ i = 10,5 мСм, где индексы e / i относятся к входной проводимости возбуждающего и тормозящего фона соответственно. Согласно Destexhe и др. (2001), эта модель захватывает спектральные и амплитудные характеристики входных проводимостей детальной биофизической модели неокортикальной пирамидной клетки, которая была сопоставлена ​​с внутриклеточными записями в теменной коре кошек in vivo. Кроме того, соотношение средних вкладов возбуждающей и тормозной фоновых проводимостей было выбрано равным 5 в соответствии с экспериментальными исследованиями во время сенсорных реакций (Borg-Graham and others 1998; Hirsch and others 1998; Anderson and others 2000).

Максимальные проводимости синапсов были выбраны из гауссова распределения со стандартным отклонением 70% от его среднего (с заменой отрицательных значений значениями, выбранными из равномерного распределения между нулем и двукратным средним). Средние максимальные проводимости синапсов были выбраны для воспроизведения средней амплитуды PSP, представленной на рисунке 1, при мембранном потенциале покоя (при наличии синаптической фоновой активности).

Два афферентных входных потока, каждый из которых состоит из 4 или 40 цепочек пиков (т.е., 4 или 40 входных каналов), были введены в схему. Каждый из каналов 1-го входного потока (представляющий таламический или прямой кортикальный вход) вводился не только в слой 4, то есть в 50% его тормозных нейронов и 80% его возбуждающих нейронов, но также и в 20% возбуждающих нейронов. нейроны в слоях 2/3 и 10% возбуждающих нейронов в слое 5 (все выбираются случайным образом). (Это входное распределение качественно отражает данные, приведенные в главе III White [1989], что «таламокортикальные афференты к синапсу 4 уровня не только с непирамидными нейронами 4 уровня, но и с широким спектром как пирамидных, так и непирамидных типов нейронов, чьи клеточные тела встречаются повсюду. слои 2–6.Таким образом, среднее количество входов, сходящихся к возбуждающему нейрону в слое 4, составляет 3,2 или 32. (Компьютерное моделирование предполагает, что меньшие вероятности подключения от внешних входных нейронов могут быть выбраны, если амплитуды результирующих PSP увеличиваются соответствующим образом. Для 40 входных каналов мы выполнили моделирование с более низким входным соединением для входного потока 1, сохраняя при этом постоянное произведение амплитуды PSP и вероятности соединения. инвариантен к этим изменениям, даже если вероятности соединения для внешних входных нейронов уменьшены до 1/5 от ранее заданных значений.Это примерно находится в диапазоне, предполагаемом экспериментальными измерениями вариабельности возбуждающих постсинаптических потенциалов (ВПСП) в простых клетках зрительной коры головного мозга кошек с различными уровнями стимуляции латерального коленчатого ядра (LGN) (Ferster 1987) и экспериментами по взаимной корреляции между моносинаптическими сцепленные клетки LGN и зрительной коры кошек (Tanaka 1983), что предполагает, что по крайней мере 10 клеток LGN обеспечивают вход в каждую простую клетку. Средняя проводимость входных синапсов была выбрана для генерации PSP со средней амплитудой 1.9 мВ при мембранном потенциале покоя (при наличии синаптической фоновой активности). Это значение соответствует нижней границе оценки воздействия коленчатого тела на один нейрон в слое 4 взрослых кошек, данной Chung and Ferster (1998). Он был умножен в наших симуляциях на параметр масштабирования S I1 , который отражает биологически нереалистичное количество входных нейронов в этих симуляциях (см. Обсуждение ниже). Каждый из каналов 2-го афферентного входного потока вводился в 20% возбуждающих нейронов в слоях 2/3 (также со средней амплитудой 1.9 мВ, умноженное на другой параметр масштабирования S I2 ).

Таблица 2

Снижение производительности цепей управления по сравнению со схемами, основанными на данных

Задачи / схемы Аморфные Малый мир Регулируемая степень Регулируемая степень без специфичности входа или выхода Случайно краткосрочная синаптическая динамика Статические синапсы
Память 32.6 41,6 12,0 35,8 48,3 65,7
Нелинейный 36,9 11,3 −2,3 4,6 40,19 4,6 40,19 5,3 -0,6 5,6 14,1 6,9
Все 25,0 15,4 1,6 12,0 30.4 30,6
9 14,1 9 14,1
Задачи / схемы Аморфный Маленький мир Градусный Градусный контроль без специфичности входа или выхода Случайная краткосрочная динамика Статические синапсы
Память 32,6 41,6 12,0 35,8 48,3 65,7
Нелинейный 36.9 11,3 −2,3 4,6 40,1 38,7
Прочие 12,2 5,3 −0,6 5,6 5,6 15,4 1,6 12,0 30,4 30,6
Таблица 2

Снижение производительности схем управления по сравнению со схемами на основе данных

Задачи / схемы Аморфные Регулируемая по степени Регулируемая по степени без специфичности ввода или вывода Случайная краткосрочная синаптическая динамика Статические синапсы
Память 32.6 41,6 12,0 35,8 48,3 65,7
Нелинейный 36,9 11,3 −2,3 4,6 40,19 4,6 40,19 5,3 -0,6 5,6 14,1 6,9
Все 25,0 15,4 1,6 12,0 30.4 30,6
9 14,1
Задачи / схемы Аморфный Маленький мир Градусный Градусный контроль без специфичности входа или выхода Случайная краткосрочная динамика Статические синапсы
Память 32,6 41,6 12,0 35,8 48,3 65,7
Нелинейный 36.9 11,3 −2,3 4,6 40,1 38,7
Прочие 12,2 5,3 −0,6 5,6 15,4 1,6 12,0 30,4 30,6

Всего остается 3 параметра, значения которых необходимо выбрать, чтобы получить функциональные компьютерные модели кортикальных микросхем.Эти параметры S RW , S I1 , S I2 масштабируют (в виде мультипликативных множителей) амплитуды PSP для всех синаптических соединений в цепи (рекуррентные веса), амплитуды PSP из входного потока 1 и амплитуды EPSP из входного потока 2. Они должны быть выбраны таким образом, чтобы они учитывали разницу в масштабе между нашими смоделированными микросхемами и биологическими кортикальными микросхемами.Значения этих трех параметров не могут быть считаны из ранее упомянутых данных, и нужно подозревать, что адекватные значения зависят также от вида, от конкретной корковой микросхемы in vivo, которую человек хочет смоделировать, от текущего состояния различных гомеостатических процессов. , от текущего поведенческого состояния (включая внимание) организма и от интенсивности текущего афферентного воздействия.

Параметр S I1 был выбран так, чтобы афферентный входной поток 1 (состоящий из 40 последовательностей импульсов Пуассона с частотой 20 Гц) вызывал (без входного потока 2 и без повторяющихся соединений, т.е.е., S RW установлен на 0) средняя частота срабатывания 15 Гц в слое 4. Параметр S I2 был аналогичным образом выбран так, что афферентный входной поток 2 (сгенерированный как входной поток 1) вызвал средняя частота стрельбы 10 Гц в слоях 2/3. В любом случае был активирован только один из 2 входных потоков. С помощью этой процедуры мы получили S I1 = 14 и S I2 = 33. Для моделирования с входными потоками, состоящими из 4 последовательностей пиков Пуассона, мы умножили эти значения на 10.Входные синапсы были выбраны статическими, то есть синаптические параметры были установлены на U = 1, D = 0 и F = 0, а их максимальные проводимости были выбраны из гауссовского распределения с SD. 70% от его среднего (с заменой отрицательных значений значениями, выбранными из равномерного распределения между нулем и двукратным средним).

Параметр S RW учитывает среднюю мощность синаптических входов в нейрон от других нейронов в цепи (кроме глобально смоделированного фонового синаптического входа, см. Выше), и, следовательно, разницу в размере цепи между наши смоделированные модели микросхем и настоящая кортикальная микросхема.Оказалось, что значение 60000 / (количество нейронов в моделируемой цепи) для S RW произведено в слое 5 моделируемой схемы для стандартных значений S I1 и S I2 – это реалистичная низкая, но значительная активизация возбуждения 8,5 Гц (см. Рис. 2), поэтому мы использовали это значение в качестве стандартного значения для S RW . Это значение увеличивает среднее число 76 пресинаптических нейронов в цепи из 560 нейронов до 107 раз, давая, таким образом, в среднем 8132 пресинаптических нейрона.Это число согласуется с оценками общего числа синапсов на нейроне, данными Бинцеггером и другими (2004), которые варьируются от 2981 до 13 075 для разных типов клеток зрительной коры головного мозга кошек. Некоторый дополнительный синаптический ввод моделировался фоновым синаптическим вводом (см. Выше).

Рисунок 2

( A ) Два входных потока, каждый из которых состоит из 40 последовательностей пиков Пуассона (вход в слои 2/3 начинается здесь на 100 мс позже). ( B ) Спайк-растр модели кортикальной микросхемы на основе данных (состоящей из 560 нейронов) для 2 входных потоков, показанных в ( A ).Вертикальное измерение масштабируется в соответствии с количеством нейронов в каждом слое. Шипы тормозных нейронов показаны серым цветом. (Показатели активизации населения в разных слоях в некоторой степени, но не полностью коррелированы. Максимальный коэффициент корреляции между темпами роста населения в слоях 2/3 и 4, слоях 2/3 и 5, а также в слое 4 и 5 [для t > 150 мс, размер интервала 1 мс и произвольная задержка] составляет 0,62, 0,65 и 0,56 соответственно.) ( C ) Распределение скоростей стрельбы в ( B ) (после начала ввода в слои 2 / 3 и слой 4), демонстрируя автоматически возникающее экспоненциальное распределение скоростей возгорания в слое 5.Средняя частота стрельбы: 8,5 Гц. ( D ) Увеличение начального временного сегмента, показывающее распространение возбуждения от слоя 4 к поверхностным и глубоким слоям, что качественно совпадает с данными Армстронга-Джеймса и других (1992).

Рисунок 2

( A ) Два входных потока, каждый из которых состоит из 40 последовательностей пиков Пуассона (вход в слои 2/3 начинается здесь на 100 мс позже). ( B ) Спайк-растр модели кортикальной микросхемы на основе данных (состоящей из 560 нейронов) для 2 входных потоков, показанных в ( A ).Вертикальное измерение масштабируется в соответствии с количеством нейронов в каждом слое. Шипы тормозных нейронов показаны серым цветом. (Показатели активизации населения в разных слоях в некоторой степени, но не полностью коррелированы. Максимальный коэффициент корреляции между темпами роста населения в слоях 2/3 и 4, слоях 2/3 и 5, а также в слое 4 и 5 [для t > 150 мс, размер интервала 1 мс и произвольная задержка] составляет 0,62, 0,65 и 0,56 соответственно.) ( C ) Распределение скоростей стрельбы в ( B ) (после начала ввода в слои 2 / 3 и слой 4), демонстрируя автоматически возникающее экспоненциальное распределение скоростей возгорания в слое 5.Средняя частота стрельбы: 8,5 Гц. ( D ) Увеличение начального временного сегмента, показывающее распространение возбуждения от слоя 4 к поверхностным и глубоким слоям, что качественно совпадает с данными Армстронга-Джеймса и других (1992).

Эти стандартные значения параметров S RW , S I1 , S I2 использовались во всех наших компьютерных экспериментах, за исключением результатов, представленных на рисунках 10 и 11, где мы проанализировали влияние этих параметров на отчетные результаты.Там мы смоделировали модели схем со случайно выбранными значениями из независимых равномерных распределений в интервале [0,1 × стандартное значение, 3,1 × стандартное значение] для всех 3 параметров.

Наше компьютерное моделирование проверило, сколько информации о каждом предыдущем временном сегменте (длиной 30 мс) каждого из двух входных потоков было доступно гипотетическому проекционному нейрону в слоях 2/3 и гипотетическому проекционному нейрону в слое 5.. возбуждающие и тормозные пресинаптические нейроны для такого гипотетического считывающего нейрона выбирались случайным образом таким же образом, как и для любого другого возбуждающего нейрона в этом слое (т.е., согласно рис. 1), но никаких синаптических связей от считывающего нейрона обратно в схему не было. Это составило в среднем 84 пресинаптических нейрона для считывающего нейрона в слоях 2/3 и 109 пресинаптических нейронов для считывающего нейрона в слое 5. Вес синаптических связей от этих пресинаптических нейронов был оптимизирован для конкретных задач. В отличие от моделирования, описанного в Maass и др. (2002), результирующее количество входов в такой считывающий нейрон было намного меньше, чем размер схемы.Сами нейроны проекции или считывания были смоделированы как линейные нейроны, то есть их выход представлял собой взвешенную сумму спайков, отфильтрованных нижними частотами (экспоненциальный спад с постоянной времени 15 мс, моделирование постоянных времени синаптических рецепторов и мембраны считывающего устройства). нейрон). Были приняты меры к тому, чтобы веса возбуждающих (тормозных) пресинаптических нейронов не могли стать отрицательными (положительными). Для этого мы использовали линейный метод наименьших квадратов с ограничениями неотрицательности (Lawson and Hanson 1974), чтобы оптимизировать веса для конкретной задачи.Это контрастирует с линейной регрессией, которая использовалась в Maass и др. (2002). Для каждого обучающего или тестового примера, который состоял из входа и целевого значения для считывающего нейрона, мы выполняли моделирование модели микросхемы. Каждый вход для считывающего нейрона был сгенерирован путем сбора отфильтрованной нижними частотами версии пресинаптических последовательностей импульсов к считывающему нейрону в момент времени t = 450 мс. Каждое соответствующее целевое значение было рассчитано для различных задач, описанных ниже (см. Результаты).Чтобы правильно применить линейный метод наименьших квадратов с ограничениями неотрицательности, последовательности импульсов тормозных (возбуждающих) нейронов были свернуты с отрицательными (положительными) экспоненциальными ядрами, а соответствующие веса считывания были умножены на -1 (+1) после обучения. Для задач классификации нейрон с линейным считыванием был обучен выводить метки классов, то есть 0 или 1, тогда как классификация была получена путем установления порога вывода на уровне 0,5 (аналогично порогу срабатывания реального коркового нейрона).Этот алгоритм дает весовой вектор < w i ,… w n > с w i ≥ 0, если i -й пресинаптический нейрон считывания является возбуждающим. и w i ≤ 0, если i -й пресинаптический нейрон является тормозящим. В рамках этих (линейных) ограничений эта ограниченная форма линейной регрессии минимизирует ошибку считывания в обучающих примерах.(В MATLAB можно выполнить этот алгоритм оптимизации с помощью команды LSQNONNEG.) Это обычно приводило к присвоению веса 0 (соответствующего молчащему синапсу в биологической цепи) примерно 2/3 этих синапсов. Следовательно, типичный считывающий нейрон имел менее 40 ненулевых весов и, следовательно, гораздо меньшую способность извлекать информацию по сравнению с моделью, рассмотренной в Maass и др. (2002).

Для каждого компьютерного моделирования было создано не менее 10 схем.Для экспериментов, показанных на рисунках 5 и 8, мы использовали 20 схем. Мы также генерировали новые шаблоны всплесков каждый раз, когда рисовалась новая схема, чтобы избежать случайной зависимости от свойств конкретных шаблонов всплесков. Для обучения считывающих нейронов мы выполнили 1500 симуляций со случайно выбранными пуассоновскими входами в течение 450 мс, а для тестирования были использованы 300 симуляций с новыми случайно сгенерированными входами. Планки погрешностей на рисунках обозначают стандартные ошибки. Все результаты производительности в этой статье (за исключением некоторых результатов диагностики, представленных на рис.8, см. Легенду) предназначены для тестовых входов, которые не использовались для обучения считыванию, а также для недавно сгенерированных случайных начальных условий и фонового шума для всех нейронов в цепи.

Все моделирование проводилось с помощью программного обеспечения CSIM (Natschläger и др., 2003) в сочетании с MATLAB.

Результаты

Инжекция 2 входных потоков, состоящих из цугов пуассоновских спайков, в слой 4 и слои 2/3 модели микросхемы вызвала отклик (см.рис.2), чье последовательное начало в разных слоях качественно совпадает с данными о корковых микросхемах in vivo (Armstrong-James и др., 1992). Кроме того, частота воспламенения в слое 5 автоматически приобретает биологически реалистичное экспоненциальное распределение (см., Например, v. Vreeswijk and Sompolinsky 1996, 1998; Amit and Brunel 1997; Baddeley and others 1997). (Распределение скоростей воспламенения в слоях 2/3 и 4 отражает типичное распределение скоростей последовательностей импульсов Пуассона, которые были вызваны пуассоновским вводом в эти слои.Рисунок 3 дает представление о довольно большой вариабельности активности зажигания внутри схемы для одних и тех же схем ввода пиков, что является результатом дрожания на входе пиков (верхний ряд) и внутреннего шума (нижний ряд) из-за введение случайно изменяющихся фоновых входных токов ко всем нейронам для моделирования условий in vivo (см. Методы). (Кроме того, для всех рассматриваемых впоследствии вычислительных задач независимо выбранные паттерны спайков были ранее введены в качестве афферентных входов, вызывая довольно большую дисперсию начальных состояний динамических синапсов.Таким образом, смоделированные схемы качественно отражают обычно наблюдаемую большую вариабельность нервных реакций in vivo от испытания к испытанию на повторение одного и того же стимула.

Рисунок 3

Влияние временного джиттера входных пиков (гауссово распределение со средним значением 0 и SD 1 мс) и фонового шума нейронов в цепи на отклик схемы (см. Методы). Строки в середине и вверху показывают растры пиков, полученные в результате 2 испытаний с идентичным фоновым шумом и с образцами пиков на входе, которые были идентичны, за исключением их временного дрожания.В нижнем ряду показано, насколько растр пиков для испытания с новым фоновым шумом и идентичными шаблонами пиков на входе отличается от такового для испытания, показанного в средней строке. Это показывает, что смоделированные схемы (которые были подвержены обоим источникам шума) качественно отражают обычно наблюдаемую большую вариабельность нервных реакций in vivo от испытаний к испытаниям на повторение одного и того же стимула.

Рисунок 3

Влияние временного дрожания входных пиков (гауссово распределение со средним значением 0 и SD 1 мс) и фонового шума нейронов в цепи на отклик схемы (см. Методы).Строки в середине и вверху показывают растры пиков, полученные в результате 2 испытаний с идентичным фоновым шумом и с образцами пиков на входе, которые были идентичны, за исключением их временного дрожания. В нижнем ряду показано, насколько растр пиков для испытания с новым фоновым шумом и идентичными шаблонами пиков на входе отличается от такового для испытания, показанного в средней строке. Это показывает, что смоделированные схемы (которые были подвержены обоим источникам шума) качественно отражают обычно наблюдаемую большую вариабельность нервных реакций in vivo от испытаний к испытаниям на повторение одного и того же стимула.

Мы протестировали эти модели микросхем на множестве общих задач обработки информации, которые, вероятно, будут связаны с реальными вычислительными задачами нейронных микросхем в коре головного мозга: для задач обработки информации с паттернами спайков мы случайным образом сгенерировали шаблоны паттернов спайков, состоящие из 30 мс сегментов 40 последовательностей пуассоновских спайков на частоте 20 Гц (см. рис. 4). Точнее, последовательности пиков каждого из двух входных потоков имели длину 450 мс и состояли из 15 последовательных временных сегментов длиной 30 мс.Для каждого сегмента случайным образом были сгенерированы 2 шаблона паттернов шипов. Для фактического ввода один из 2 шаблонов каждого временного сегмента был выбран случайным образом (с равной вероятностью) и его вариация с шумом, где каждый всплеск перемещался на величину, взятую из гауссовского распределения со средним значением 0 и SD 1 мс (см. панель с правой стороны рис. 4) была введена в схему. Такой временной джиттер на входе пиков вызывает значительные изменения в отклике схемы (см. Рис. 3), и для считывающих нейронов классифицировать паттерны спайков является нетривиальной задачей, несмотря на эту довольно большую вариабельность отклика схемы от испытаний к испытаниям. .Мы также протестировали ретроактивную классификацию предыдущих паттернов спайков, которые были введены за 30 мс до этого и, следовательно, были «перезаписаны» независимо выбранными последующими паттернами спайков. Кроме того, было исследовано нелинейное вычисление исключающего ИЛИ (исключающее ИЛИ) для шаблонов пиков в 2 параллельных входных потоках, чтобы проверить способность схемы извлекать и комбинировать информацию из обоих входных потоков нелинейным образом. Задача состоит в том, чтобы вычислить XOR (XOR выводит 1, если ровно один из его 2 входных битов имеет значение 1, он выводит 0, если входные биты равны 00 или 11) двух битов, которые представляют метки двух шаблонов, из которых были сгенерированы самые последние образцы всплесков в 2 входных потоках (например,g., его целевой выход равен 1 для обоих временных сегментов для входа, показанного в правой части рис. 4). Обратите внимание, что это вычисление включает в себя операцию нелинейной привязки к шаблонам пиков, потому что оно должно давать низкое выходное значение тогда и только тогда, когда либо шумные версии шаблонов пиков с меткой 1 появляются как во входных потоках 1 и 2, либо если шумная версия шаблоны всплесков с меткой 0 появлялись как во входном потоке 1, так и во входном потоке 2.

  • классификация шаблонов всплесков в любом из двух афферентных входных потоков (требующих инвариантности к шуму и всплеску входного сигнала из другого входного потока) информации, содержащейся в таких шаблонах всплесков

  • Объединение информации из шаблонов всплесков в обоих входных потоках нелинейным образом (связанное с задачами «привязки»)

  • вычислений в реальном времени для скоростей активации из обоих входных потоков.

Рисунок 4

Распределения входных данных для классификации паттернов спайков и задач XOR. Задача состоит в том, чтобы вычислить XOR двух битов, которые представляют метки 2 шаблонов, из которых были сгенерированы самые последние шаблоны всплесков в 2 входных потоках, то есть классифицировать как 1, если их метки шаблонов различны, и 0 в противном случае. . Последовательности пиков каждого из 2 входных потоков имели длину 450 мс и состояли из 15 временных сегментов длиной 30 мс. Для каждого сегмента случайным образом были сгенерированы 2 шаблона (40 последовательностей пуассоновских спайков при 20 Гц).Фактические последовательности пиков каждого входа длиной 450 мс, используемые для обучения или тестирования, были сгенерированы путем выбора для каждого сегмента одного из 2 ранее выбранных связанных шаблонов, а затем генерации версии с дрожанием путем перемещения каждого пика на величину, взятую из распределения Гаусса с среднее значение 0 и стандартное отклонение 1 мс (образец показан на панели справа).

Рисунок 4

Распределения входных данных для классификации паттернов спайков и задач XOR. Задача состоит в том, чтобы вычислить XOR двух битов, которые представляют метки 2 шаблонов, из которых были сгенерированы самые последние шаблоны всплесков в 2 входных потоках, то есть классифицировать как 1, если их метки шаблонов различны, и 0 в противном случае. .Последовательности пиков каждого из 2 входных потоков имели длину 450 мс и состояли из 15 временных сегментов длиной 30 мс. Для каждого сегмента случайным образом были сгенерированы 2 шаблона (40 последовательностей пуассоновских спайков при 20 Гц). Фактические последовательности пиков каждого входа длиной 450 мс, используемые для обучения или тестирования, были сгенерированы путем выбора для каждого сегмента одного из 2 ранее выбранных связанных шаблонов, а затем генерации версии с дрожанием путем перемещения каждого пика на величину, взятую из распределения Гаусса с среднее значение 0 и стандартное отклонение 1 мс (образец показан на панели справа).

Кроме того, мы проанализировали линейные и нелинейные вычисления для изменяющихся во времени скоростей срабатывания 2 входных потоков. Последовательности пиков каждого из 2 входных потоков имели длину 450 мс и состояли из 15 последовательных временных сегментов длиной 30 мс. Для каждого входного потока и каждого временного сегмента были сгенерированы 4 последовательности пиков Пуассона со случайно выбранной частотой от 15 до 25 Гц. Фактические скорости воспламенения, использованные для вычислений этих входных скоростей воспламенения, были рассчитаны на основе этих последовательностей импульсов со скользящим окном шириной 15 мс.Для этих тестов мы использовали входные потоки, состоящие всего из 4 последовательностей импульсов, поскольку производительность как схем на основе данных, так и схем управления была довольно низкой, если входные скорости были представлены 40 последовательностями импульсов.

Новые вычислительные свойства моделей микросхем на основе данных показаны на рисунке 5 (серые столбцы). Производительность обученных считываний для тестовых входных данных (которые генерируются из того же распределения, что и обучающие примеры, но не показаны во время обучения) была измерена для всех задач двоичной классификации с помощью коэффициента каппа, который находится в диапазоне [-1, 1], и принимает значение ≥0 тогда и только тогда, когда результирующая классификация тестовых примеров дает меньше ошибок, чем случайное предположение.(Коэффициент каппа измеряет процент соответствия между двумя классами, ожидаемыми сверх случайности, и определяется как ( P o P c ) / (1 – P c ), где P o – наблюдаемое совпадение, а P c – случайное совпадение. Таким образом, для классификации на 2 одинаково часто встречающихся класса получается P c = 0,5.) Для задач, требующих аналогового вывода. значение, производительность обученного считывания измерялась на тестовых примерах по его коэффициенту корреляции с аналоговым целевым выходом.Точность вычислений, достигаемая обученными нейронами считывания из моделей микросхем с ламинарной структурой на основе данных, сравнивается с точностью, достигаемой обученными нейронами считывания из схем управления (черные полосы на рис. 5), чья ламинарная структура связности на основе данных была зашифрована. путем замены исходных и целевых нейронов каждого синаптического соединения в цепи на случайно выбранные нейроны того же типа, то есть возбуждающие или тормозящие нейроны, при условии, что синаптические соединения не возникают дважды (мы обычно будем называть эти модели схем как аморфные схемы).Обратите внимание, что эта процедура не изменяет общее количество синапсов, выравнивание типа синапса относительно пре- и постсинаптического типа нейрона, глобальное распределение синаптических весов или других синаптических параметров, или наборы нейронов, которые получают афферентные входы или обеспечивают вывод на считывающие нейроны. Структура связности аморфных цепей (помимо различных вероятностей связи между популяциями возбуждающих и тормозных нейронов и внутри них) идентична структуре графов, изучаемых в классической теории случайных графов (Bollobas 1985) (с 4 вероятностями связи для этих двух популяций). взяты из схем на основе данных).

Рисунок 5

Производительность обученных нейронов с линейным считыванием на уровнях 2/3 и уровне 5 (см. Методы) для различных задач классификации по шаблонам пиков и вычислений, выполняемых на скоростях двух входных потоков, как для моделей ламинарных микросхем на основе данных (серые полосы) и для цепей управления, в которых ламинарная структура была зашифрована (черные полосы). tcl 1/2 ( t ) обозначает ретроактивную классификацию зашумленных паттернов всплесков (входные данные были сгенерированы, как показано на рис.4) во входных потоках 1 или 2, которые были введены в течение предыдущего временного интервала [ t – 30 мс, t ] в 2 класса в соответствии с шаблоном, из которого был сгенерирован каждый образец пиков. tcl 1/2 ( t – Δ t ) относится к более сложной задаче по классификации во время t пикового рисунка перед последним, который был введен в течение временного интервала [ t – 60 мс, t – 30 мс]. Для классификации XOR задача состоит в том, чтобы вычислить в момент времени t = 450 мс XOR меток шаблона (0 или 1) обоих входных потоков, введенных в течение предыдущего временного сегмента [420 мс, 450 мс].Справа результаты вычислений в реальном времени для изменяющихся во времени скоростей стрельбы r 1 ( t ) входного потока 1 и r 2 ( t ) входной поток 2 (оба состоят из 4 последовательностей импульсов Пуассона с независимо изменяющимися скоростями воспламенения в 2 входных потоках). Белые полосы показывают результаты производительности для 2 целевых функций r 1 ( t ) / r 2 ( t ) и ( r 1 ( t ) – r 2 ( t )) 2 , а жирные столбцы – производительность нелинейных компонентов этих вычислений в реальном времени в любое время 30 мс).

Рисунок 5

Производительность обученных нейронов с линейным считыванием на уровнях 2/3 и уровне 5 (см. Методы) для различных задач классификации по шаблонам пиков и вычислений, выполняемых на скоростях двух входных потоков, как для ламинарной микросхемы на основе данных модели (серые полосы) и для цепей управления, в которых ламинарная структура была зашифрована (черные полосы). tcl 1/2 ( t ) обозначает ретроактивную классификацию зашумленных паттернов всплесков (входные данные были сгенерированы, как показано на рис.4) во входных потоках 1 или 2, которые были введены в течение предыдущего временного интервала [ t – 30 мс, t ] в 2 класса в соответствии с шаблоном, из которого был сгенерирован каждый образец пиков. tcl 1/2 ( t – Δ t ) относится к более сложной задаче по классификации во время t пикового рисунка перед последним, который был введен в течение временного интервала [ t – 60 мс, t – 30 мс]. Для классификации XOR задача состоит в том, чтобы вычислить в момент времени t = 450 мс XOR меток шаблона (0 или 1) обоих входных потоков, введенных в течение предыдущего временного сегмента [420 мс, 450 мс].Справа результаты вычислений в реальном времени для изменяющихся во времени скоростей стрельбы r 1 ( t ) входного потока 1 и r 2 ( t ) входной поток 2 (оба состоят из 4 последовательностей импульсов Пуассона с независимо изменяющимися скоростями воспламенения в 2 входных потоках). Белые полосы показывают результаты производительности для 2 целевых функций r 1 ( t ) / r 2 ( t ) и ( r 1 ( t ) – r 2 ( t )) 2 , а жирные столбцы – производительность нелинейных компонентов этих вычислений в реальном времени в любое время 30 мс).

Рисунок 5 показывает, что схемы на основе данных работают значительно лучше для большинства рассмотренных задач обработки информации, за исключением задач скорости для считывающего нейрона на уровне 5 и задачи tcl 2 ( t −Δ t ) для считывающего нейрона в слоях 2/3 (для которых повышение производительности не было значительным). В частности, потенциальные проекционные нейроны в слоях 2/3 и уровне 5 имеют в ламинарной схеме на основе данных лучший доступ к информации, содержащейся в текущем и предшествующем паттернах спайков из любого афферентного входного потока.Результаты показывают, что потенциальные считывающие нейроны могут классифицировать паттерны спайков от любого афферентного входного потока независимо от одновременно вводимого паттерна спайков в другом входном потоке (и независимо от довольно высокой вариабельности от испытания к испытанию, показанной на рис. 3). Одна интересная деталь может быть замечена для двух задач, связанных с расчетами скоростей стрельбы. Здесь производительность схем, основанных на данных, и схем управления примерно одинакова (см. Белые полосы на рис.5), но показания со слоев 2/3 работают для схем на основе данных значительно лучше на нелинейной составляющей этих вычислений (см. Жирные полосы перед белыми полосами на рис.5). (Эта нелинейная составляющая целевых функций r 1 / r 2 и ( r 1 r 2 ) 2 в результате вычитания из этих функций [для рассмотрено распределение r 1 , r 2 ] оптимально подобранная линейная функция).

Фактическая производительность, достигаемая с помощью обученных считываний с моделей микросхем, зависит от размера схемы (теоретические результаты предсказывают, что она автоматически улучшится при увеличении размера схемы [Maass and others 2002]).Это показано на рисунке 6 для одной из вычислительных задач, рассмотренных на рисунке 5 (XOR меток шаблонов всплесков из 2 афферентных входных потоков), как для схем на основе данных, так и для схем управления. Рисунок 6 также показывает, что превосходные характеристики схем, основанных на данных, не зависят от размера схемы. Улучшение производительности схем, состоящих из 1000 нейронов, по сравнению со схемами, состоящими из 160 нейронов, несколько меньше для задач скорости. Например, производительность считывающего нейрона в слоях 2/3 или 5, обученных для двух задач скорости r 1 / r 2 и ( r 1 r 2 ) 2 увеличивается в среднем только на 25% для схем на основе данных и на 20% для аморфных схем.

Рисунок 6

Производительность (см. Методы) проекционных нейронов в слоях 2/3 и 5 для различных размеров схем, с ламинарной структурой на основе данных и без нее, для вычисления задачи XOR. Эти результаты показывают, что превосходные характеристики схем, основанных на данных, не зависят от размера схемы.

Рисунок 6

Производительность (см. Методы) проекционных нейронов в слоях 2/3 и 5 для различных размеров схем, с ламинарной структурой на основе данных и без нее, для вычисления задачи XOR.Эти результаты показывают, что превосходные характеристики схем, основанных на данных, не зависят от размера схемы.

Предыдущие результаты показывают, что микросхемы с ламинарной структурой на основе данных обладают превосходными вычислительными возможностями для большого разнообразия вычислительных задач. Возникает вопрос «почему» это так. Мы подходим к этому вопросу с двух разных точек зрения. Сначала мы исследуем, какие аспекты структуры схемы на основе данных важны для их превосходной производительности.Очевидно, что наша процедура создания аморфных схем разрушает не только слоистую структуру схем на основе данных, но и другие структурные свойства, такие как распределение степеней узлов в нижележащем графе связности и его кластерная структура. Поэтому мы вводим 3 дополнительных типа цепей управления, чтобы проанализировать влияние конкретных конструктивных особенностей на производительность. Во-вторых, мы демонстрируем характерную черту внутренней динамики этих различных типов схем, которая коррелирует с их вычислительной производительностью.

Мы сначала изучили вычислительное влияние свойств малого мира схем, основанных на данных. Сети малого мира были охарактеризованы Уоттсом и Строгатцем (1998) с помощью двух свойств. У них более высокий коэффициент кластеризации (измеряется долей непосредственных соседей узлов в графе, которые связаны ссылкой), чем у аморфных цепей, при сохранении сопоставимой средней длины кратчайшего пути. (Обратите внимание, что оба свойства относятся к структуре нижележащего «неориентированного» графа, в котором направленные ребра заменены неориентированными ссылками.) Основанные на данных модели кортикальных микросхем на самом деле имеют свойства маленького мира в соответствии с этим определением, потому что их коэффициент кластеризации (который имеет значение 36%) на 38% выше, чем в аморфных схемах, тогда как их средняя длина кратчайшего пути примерно такая же. (1,75 ссылки). (По данным Hilgetag и др. [2000], дальнодействующие корковые связи мозга кошек и макак имеют коэффициенты кластеризации 55% и 46% соответственно). Чтобы решить, достаточно ли этих свойств небольшого мира для обеспечения превосходных вычислительных свойств схем на основе данных, мы создали схемы управления, которые имеют такой же размер, коэффициент кластеризации и среднюю кратчайшую длину пути, что и схемы на основе данных по пространственному алгоритм роста, описанный в Kaiser and Hilgetag (2004) (с параметрами α = 4, β = 1.32 и 560 узлов). Впоследствии эти неориентированные графы были преобразованы в ориентированные графы путем случайной замены каждого ребра синапсом (в случайной ориентации) или взаимной синаптической связью с вероятностью, так что общее количество синаптических связей и взаимных синаптических связей идентично соответствующему количеству для схемы на основе данных. (Следует отметить, что эта процедура не воспроизводит такую ​​же долю типов синапсов, как для схем на основе данных и аморфных схем).

Для 3-го типа схемы управления мы рассмотрели схемы, которые имеют такое же распределение входных и исходящих степеней для нейронов, что и схемы, основанные на данных. Входящая и исходящая степень нейрона определяется как общее количество входящих и исходящих синаптических соединений, соответственно.

Для этой цели мы создали схемы на основе данных и впоследствии обменивались целевыми нейронами случайно выбранных пар синапсов с пре- и постсинаптическими нейронами той же категории (возбуждающие или тормозящие), пока не исчезла ламинарно-специфическая структура связности (нет обмен был произведен, если какое-либо из двух образовавшихся новых соединений уже существовало).Этот тип схемы также имеет свойства «маленького мира», но средний коэффициент кластеризации был меньше, чем для схем, основанных на данных (только на 27% выше, чем в аморфных сетях). Мы называем этот тип цепей цепями с регулируемой степенью.

Цепи, управляемые степенями, сохраняют распределение степеней между нейронами, которые получают внешний ввод или обеспечивают ввод для считывающего нейрона. Поэтому мы добавили схемы управления, называемые схемами с управляемой степенью, без специфичности ввода или вывода, путем случайного обмена нейронами на разных уровнях схем со степенью управления.Распределение степеней нейронов для всех 5 типов цепей показано на рисунке 7.

Рисунок 7

Распределение нейронов в разных популяциях для 5 типов цепей (среднее по 100 цепям). Все схемы имеют распределения степеней, которые могут быть лучше аппроксимированы суммами гауссианов, чем степенной закон вида P ( d ) ∝ d −γ для нейронов степени d и положительная константа γ ( я.е., схемы не свободны от масштаба). Коэффициенты корреляции для наименьших квадратов для сумм гауссианов и степенных распределений составляют> 0,96 и <0,08, соответственно. Таким образом, ни одна из этих схем не является масштабной, что показывает, что их различие в производительности не может быть объяснено на основе этой концепции. Вычислительный анализ (см. Таблицу 2) подразумевает, что различные местоположения пиков для разных уровней схем, основанных на данных, важны для их превосходных вычислительных характеристик.

Рисунок 7

Распределение нейронов в разных популяциях для 5 типов цепей (среднее по 100 цепям). Все схемы имеют распределения степеней, которые могут быть лучше аппроксимированы суммами гауссианов, чем степенной закон вида P ( d ) ∝ d −γ для нейронов степени d и положительная константа γ ( т.е. схемы не свободны от масштаба). Коэффициенты корреляции для наименьших квадратов для сумм гауссианов и степенных распределений> 0.96 и <0,08 соответственно. Таким образом, ни одна из этих схем не является масштабной, что показывает, что их различие в производительности не может быть объяснено на основе этой концепции. Вычислительный анализ (см. Таблицу 2) подразумевает, что различные местоположения пиков для разных уровней схем, основанных на данных, важны для их превосходных вычислительных характеристик.

Важной структурной особенностью всех типов цепей, рассмотренных до сих пор, является выравнивание типа синапса относительно пре- и постсинаптического типа нейрона в соответствии с таблицей 1.Чтобы проанализировать влияние выравнивания динамических синапсов на производительность, мы случайным образом обменяли триплеты синаптических параметров, то есть U, D и F , которые определяют краткосрочную пластичность между всеми синапсами. В последнем типе схемы управления мы заменили все динамические синапсы статическими синапсами (с измененными весами, чтобы средняя частота срабатывания в слое 5 оставалась неизменной).

Сводные характеристики всех 7 различных типов цепей управления показаны в таблице 2.Свойство малого мира в некоторой степени увеличивает производительность аморфных схем, но более важной структурной особенностью является распределение степеней, определяемое схемами на основе данных. Если это распределение степеней соответствует распределению степеней схем на основе данных для каждого отдельного уровня и, следовательно, соответствует также конкретной топологии ввода и вывода схем на основе данных, средняя производительность сопоставима с производительностью схем на основе данных. Таблица 2 также показывает (см. Столбец 5), что назначение типов синапсов на основе данных (в соответствии с таблицей 1) важно для хорошей вычислительной производительности.Последний столбец показывает, что схемы со статическими синапсами также имеют худшие вычислительные свойства.

Чтобы выяснить взаимосвязь между внутренними свойствами динамики схемы и вычислительной производительностью, мы более подробно изучили одну фундаментальную, но относительно простую задачу обработки информации: ретроактивную классификацию паттернов спайков на 2 класса, несмотря на шум. Точнее, задача заключалась в том, чтобы классифицировать входные последовательности пиков 2 × 4, созданные из 2 шаблонов (как на рис.4) на 2 класса, несмотря на последующий период ожидания в 100 мс (в течение которого в каждом случае вводились идентичные последовательности пиков) и несмотря на сильно различающиеся начальные условия (вызванные разными предшествующими входными пиками) и относительно высокий внутренний шум, который моделирует бомбардировку несвязанным фоновым синаптическим входом в состоянии с высокой проводимостью (сравните средний и нижний ряды на рис. 3, чтобы увидеть стохастические изменения в спайковой реакции, вызванной последним). Эта задача проверяет способность схем поддерживать информацию о паттернах всплесков, которые были введены более 100 мс назад.Эта информация уменьшается из-за шума, возникающего из-за внутреннего шума в нейронах и изменения начальных условий (внутриклассовая дисперсия). Пунктирные серые линии на рисунке 8 показывают, что считывающие нейроны на уровнях 2/3 и уровне 5 схем, основанных на данных, могут довольно быстро обучаться на относительно небольшом количестве обучающих примеров, чтобы угадать, какой из двух фиксированных паттернов спайков был ранее введен. Сравнение с черными линиями показывает, что их ошибка на новых примерах этой задачи (ошибка теста) значительно меньше, чем у считывающих нейронов в аморфных схемах управления.Более того, это преимущество не уменьшается, когда становится доступным больше обучающих примеров. Превосходство считывания из схем на основе данных является результатом как лучшего соответствия обучающим данным (сплошные кривые на рис. 8), так и меньшей ошибки обобщения (= расстояние между сплошной и пунктирной кривой). (Обратите внимание, что все типы схем имеют для меньшего числа обучающих примеров меньшую ошибку на обучающем наборе, но большую ошибку на тестовом наборе из-за хорошо известного эффекта переобучения, который широко изучается в статистической теории обучения [Vapnik 1998] ).

Рисунок 8

Ошибка обучения и тестирования считываний из моделей на основе данных и моделей аморфных микросхем в зависимости от размера обучающей выборки. Задача заключалась в обратной классификации 2 случайно созданных паттернов спайков длиной 100 мс (состоящих из 4 последовательностей спайков Пуассона с частотой 20 Гц) после того, как идентичный ввод длительностью 100 мс был впоследствии введен в схему, несмотря на различные начальные условия генерируются предыдущие входные сигналы пуассоновских всплесков того же типа) и шумные фоновые входные токи, как и раньше.Верхняя панель показывает производительность потенциального считывающего нейрона в слоях 2/3 с 84 пресинаптическими нейронами, обученными линейной регрессией с ограничениями по знакам (см. Методы). На нижней панели показаны характеристики потенциального считывающего нейрона в слое 5 со 109 пресинаптическими нейронами. Оба типа считывания лучше работают для ламинарной схемы на основе данных как на обучающем наборе (с новыми случайными рисунками начальных условий и фонового шума), так и на тестовом наборе. Это справедливо для всех рассматриваемых размеров обучающей выборки.

Рисунок 8

Ошибка обучения и тестирования считываний из моделей микросхем на основе данных и аморфных микросхем в зависимости от размера обучающей выборки. Задача заключалась в обратной классификации 2 случайно созданных паттернов спайков длиной 100 мс (состоящих из 4 последовательностей спайков Пуассона с частотой 20 Гц) после того, как идентичный ввод длительностью 100 мс был впоследствии введен в схему, несмотря на различные начальные условия генерируются предыдущие входные сигналы пуассоновских всплесков того же типа) и шумные фоновые входные токи, как и раньше.Верхняя панель показывает производительность потенциального считывающего нейрона в слоях 2/3 с 84 пресинаптическими нейронами, обученными линейной регрессией с ограничениями по знакам (см. Методы). На нижней панели показаны характеристики потенциального считывающего нейрона в слое 5 со 109 пресинаптическими нейронами. Оба типа считывания лучше работают для ламинарной схемы на основе данных как на обучающем наборе (с новыми случайными рисунками начальных условий и фонового шума), так и на тестовом наборе. Это справедливо для всех рассматриваемых размеров обучающей выборки.

Более внутреннее объяснение лучшей вычислительной производительности ламинарных схем на основе данных дает теория вычислений в динамических системах (для обзора см. Legenstein and Maass 2005). На рисунке 9 показано, что схема на основе данных работает в значительно менее хаотическом режиме, чем аморфная схема управления. Его чувствительность к незначительным различиям в начальных условиях также меньше, чем у других трех типов схем управления, которые сохраняют выбранные аспекты структуры сети на основе данных.Менее хаотическая динамика подразумевает лучшую способность обобщения новых входных данных для многих различных типов динамических систем. Это наблюдение представляет интерес, поскольку можно предположить, что количество синапсов на нейрон является важным параметром, определяющим количество хаоса в цепи. Но все схемы, результаты которых представлены на рисунке 9, имеют одинаковое количество синапсов.

Рисунок 9

Евклидовы расстояния в траекториях состояний схемы (точнее: от входных векторов до считываемых нейронов в слоях 2/3 и в слое 5) в результате перемещения одиночного входного пика (на 100 мс) на 0.5 мс. Показано среднее значение моделирования 400 случайно сгенерированных цепей с различными начальными условиями и фоновым шумом. Начальные условия и внутренний шум были выбраны идентичными в обоих испытаниях каждого моделирования, как и в стандартных тестах для оценки показателя Ляпунова (детерминированных) динамических систем, см. Legenstein and Maass (2005). Кривые показывают устойчивые различия в евклидовом расстоянии между состояниями цепей, которые примерно в два раза больше для аморфных цепей, тем самым указывая на более хаотическую динамику, чем в ламинарных цепях с тем же количеством нейронов и синапсов.

Рисунок 9

Евклидовы расстояния в траекториях состояний схемы (точнее: от входных векторов до считывающих нейронов в слоях 2/3 и в слое 5) в результате перемещения одиночного входного пика (на 100 мс) на 0,5 мс. Показано среднее значение моделирования 400 случайно сгенерированных цепей с различными начальными условиями и фоновым шумом. Начальные условия и внутренний шум были выбраны идентичными в обоих испытаниях каждого моделирования, как и в стандартных тестах для оценки показателя Ляпунова (детерминированных) динамических систем, см. Legenstein and Maass (2005).Кривые показывают устойчивые различия в евклидовом расстоянии между состояниями цепей, которые примерно в два раза больше для аморфных цепей, тем самым указывая на более хаотическую динамику, чем в ламинарных цепях с тем же количеством нейронов и синапсов.

Сплошные кривые на рисунке 8 показывают, что еще одна причина лучшей вычислительной производительности моделей схем, основанных на данных, заключается в том, что синаптические веса их считывающих нейронов могут лучше соответствовать обучающим данным. Этот факт можно объяснить с точки зрения «классовой дисперсии» состояний схемы большой размерности, вызванной изменением начальных условий и внутреннего шума (для повторных испытаний с одним и тем же импульсом на входе схемы).Корреляция между этой классовой дисперсией обучающих данных и ошибкой классификации обученных считываний тестовых данных для задачи, рассмотренной на рисунке 8, составляла 0,80 для показаний из слоев 2/3 и 0,72 для показаний из уровня 5 для ламинарных схем на основе данных. .

На рис. 10 показано, что для аморфных цепей управления это внутриклассовое отклонение обычно больше. Кроме того, на рисунке 10 показано, что эта функция подавления шума динамики в ламинарных схемах на основе данных не является случайным свойством фиксированной настройки трех параметров S RW , S I1 , S I2 (который масштабирует веса повторяющихся синаптических соединений, амплитуды входного потока 1 и амплитуды входного потока 2), который мы использовали для моделирования, о котором сообщалось до сих пор (см. Методы).На рисунке 10 показано, что эта функция подавления шума появляется также для всех других (случайно выбранных) настроек этих параметров, которые были протестированы.

Рисунок 10

Структура схемы на основе данных снижает влияние шума. Для каждого из 2 типов схем, то есть для схем на основе данных и аморфных схем, было сгенерировано 50 схем, и 500 идентичных входов, сгенерированных для задачи на рисунке 8, были введены в каждую из них. Разница в дисперсии откликов цепей (в среднем по 50 цепям) оценивалась с точки зрения считывающих нейронов.Точнее, мы измерили дисперсию входных данных для считывающих нейронов после 500-кратного ввода того же входа в схему и проанализировали, насколько эта дисперсия уменьшилась для структуры схемы на основе данных (выраженной в процентах изменения по сравнению с аморфной структурой). схемы управления). Меньшая дисперсия для схем, основанных на данных, показывает, что на их динамику меньше влияют внутренний шум и различные начальные условия, тем самым обеспечивая лучшие возможности обобщения обученных считываний.Этот эксперимент был повторен для 30 случайно выбранных значений параметров масштабирования S RW , S I1 , S I2 (см. Методы), и этот рисунок показывает, сколько из этих значений параметров определенное снижение шума было достигнуто для цепей, основанных на данных. Средняя вариация в классе для всех настроек параметров составила 0,58, а стандартное отклонение – 0,29 для схем на основе данных. Проценты для 5 из этих цепей не были введены в этот график, потому что их классовая дисперсия была ниже 0.01 из-за того, что они почти не ответили на ввод. Процент изменения классовой дисперсии для стандартной настройки параметров масштабирования составил -38 для показаний уровня 2/3 и -41 для показаний уровня 5. Эти результаты показывают, что способность схем на основе данных снижать уровень шума не была случайным свойством стандартной настройки параметров масштабирования.

Рисунок 10

Структура схемы на основе данных снижает влияние шума. Для каждого из 2 типов схем, то есть для схем на основе данных и аморфных схем, было сгенерировано 50 схем, и 500 идентичных входов, сгенерированных для задачи на рисунке 8, были введены в каждую из них.Разница в дисперсии откликов цепей (в среднем по 50 цепям) оценивалась с точки зрения считывающих нейронов. Точнее, мы измерили дисперсию входных данных для считывающих нейронов после 500-кратного ввода того же входа в схему и проанализировали, насколько эта дисперсия уменьшилась для структуры схемы на основе данных (выраженной в процентах изменения по сравнению с аморфной структурой). схемы управления). Меньшая дисперсия для схем, основанных на данных, показывает, что на их динамику меньше влияют внутренний шум и различные начальные условия, тем самым обеспечивая лучшие возможности обобщения обученных считываний.Этот эксперимент был повторен для 30 случайно выбранных значений параметров масштабирования S RW , S I1 , S I2 (см. Методы), и этот рисунок показывает, сколько из этих значений параметров определенное снижение шума было достигнуто для цепей, основанных на данных. Средняя вариация в классе для всех настроек параметров составила 0,58, а стандартное отклонение – 0,29 для схем на основе данных. Проценты для 5 из этих цепей не были введены в этот график, потому что их классовая дисперсия была ниже 0.01 из-за того, что они почти не ответили на ввод. Процент изменения классовой дисперсии для стандартной настройки параметров масштабирования составил -38 для показаний уровня 2/3 и -41 для показаний уровня 5. Эти результаты показывают, что способность схем на основе данных снижать уровень шума не была случайным свойством стандартной настройки параметров масштабирования.

Рисунок 11 показывает, что превосходные вычислительные характеристики моделей ламинарных микросхем на основе данных не являются случайным следствием конкретного выбора этих трех параметров, но сохраняются для большинства их потенциальных значений.Этот факт демонстрируется здесь для XOR на шаблонах спайков, которые уже обсуждались ранее. (Стандартное отклонение производительности считываний от схем управления для различных настроек параметров составляло 0,15 для показаний со слоев 2/3 и 0,18 для показаний со слоя 5. Улучшение производительности для ламинарных схем на основе данных в некоторой степени коррелировало с производительностью [коэффициент корреляции 0,16 для слоев 2/3, 0,59 для показаний слоя 5]). Это говорит о том, что ламинарная схема имеет для некоторых задач превосходные вычислительные возможности для довольно большого изменения динамических режимов.Это представляет интерес, потому что разные поведенческие состояния, разные состояния гомеостатических процессов или разные входные интенсивности могут привести к множеству различных динамических режимов корковых микросхем.

Рисунок 11

Процент улучшения производительности считывания из ламинарных цепей для различных значений трех параметров масштабирования для той же задачи XOR, как показано на рисунках 4 и 5 (но только с 2 × 4 последовательностями входных пиков). Процент улучшения был измерен для 16 случайно выбранных настроек параметров масштабирования S RW , S I1 и S I2 .Две из этих настроек дали чрезвычайно низкую производительность как для схем, основанных на данных, так и для аморфных схем (ниже 0,08, следовательно, ниже SD данных производительности для всех 16 настроек параметров) и поэтому были исключены из графика. Улучшение производительности при стандартной настройке этих параметров составило 74% для показаний слоев 2/3 и 64% для показаний уровня 5. Это говорит о том, что ламинарная схема обладает превосходными вычислительными возможностями для большинства настроек параметров, следовательно, для широкого разнообразия интенсивности стимулов и регуляторных состояний нейронных систем in vivo.

Рисунок 11

Процент повышения производительности считывания из ламинарных цепей для различных значений трех параметров масштабирования для той же задачи XOR, как показано на рисунках 4 и 5 (но только с 2 × 4 последовательностями входных пиков). Процент улучшения был измерен для 16 случайно выбранных настроек параметров масштабирования S RW , S I1 и S I2 . Две из этих настроек дали чрезвычайно низкую производительность как для схем на основе данных, так и для аморфных схем (ниже 0.08, следовательно, ниже стандартного отклонения рабочих характеристик для всех 16 значений параметров) и поэтому не были включены в график. Улучшение производительности при стандартной настройке этих параметров составило 74% для показаний слоев 2/3 и 64% для показаний уровня 5. Это говорит о том, что ламинарная схема обладает превосходными вычислительными возможностями для большинства настроек параметров, следовательно, для широкого разнообразия интенсивности стимулов и регуляторных состояний нейронных систем in vivo.

Обсуждение

Мы продемонстрировали, что структура ламинарной связи на основе данных расширяет возможности обработки информации в моделях кортикальных микросхем.В частности, мы показали, что такая модель схемы на основе данных может накапливать, удерживать и объединять информацию, содержащуюся в двух афферентных входных потоках пиков. Следует отметить, что вычисления, которые были проанализированы в наших компьютерных экспериментах, были биологически реалистичными вычислениями в реальном времени для динамически изменяющихся входных потоков, а не статическими вычислениями для пакетных входных данных, которые обычно рассматриваются в исследованиях моделирования. В отличие от схемных моделей из Buonomano и Merzenich (1995) и Maass и др. (2002), схемные модели, проанализированные в этой статье, не только имеют биологически реалистичную ламинарную структуру, но также состоят из нейронов типа Ходжкина-Хаксли (с дополнительными фоновый ввод основан на данных, которые предположительно являются репрезентативными для состояния высокой проводимости корковых цепей in vivo [Destexhe and others 2003]).Кроме того, при моделировании, обсуждаемом в этой статье, учитывалась существенно большая вариабельность от испытания к испытанию. Кроме того, информация извлекалась не из всех нейронов, как у Buonomano и Merzenich (1995) и Maass и др. (2002), а из гораздо меньшего подмножества нейронов, которое представляет собой типичный набор пресинаптических нейронов для проекционного нейрона в слоях 2/3 или 5. Кроме того, получение информации такими проекционными нейронами впервые было связано с ограничением, согласно которому знаки веса входящих синапсов не могут выбираться произвольно в биологической цепи, а определяются типом (возбуждающим или тормозящим) каждый пресинаптический нейрон.Хотя это означает, что не вся мощность линейной регрессии (или правила обучения персептрона) может быть использована для оптимизации таких более реалистичных результатов, мы показываем, что даже в этих биологически более реалистичных условиях значительный объем информации может быть извлечен проекционными нейронами. в слоях 2/3 или уровне 5. Кроме того, результаты на Рисунке 6 показывают, что их производительность увеличивается с размером схемы, что дает основания предполагать, что почти идеальная производительность будет достигнута с помощью модели схемы, которая достаточно велика, так что количество пресинаптические нейроны приближаются к реалистичным значениям в несколько тысяч.

Мы продемонстрировали на рисунке 5, что модели ламинарных микросхем на основе данных работают значительно лучше, чем схемы управления (которые не имеют ламинарных структур, но в остальном идентичны в отношении своих компонентов и общей статистики соединений) для широкого спектра фундаментальной информации – задачи обработки. Это превосходство сохраняется для большинства настроек параметров, которые масштабируют глобальную силу афферентных входов и повторяющихся связей, соответствующих широкому диапазону интенсивности стимулов и регуляторных состояний нейронных систем in vivo (рис.11). Мы также проанализировали, какой аспект структуры связности ламинарных схем на основе данных отвечает за их лучшую вычислительную производительность. Мы пришли (на основе результатов, представленных в Таблице 2) к выводу, что их особое распределение степеней узлов (относительно входов схемы и проекционных нейронов) является в первую очередь ответственным, в большей степени, чем свойство маленького мира данных – на основе схем. Мы предполагаем, что это вычислительное превосходство ламинарных схем можно понять с точки зрения свойств динамической системы, которая определяется такими моделями микросхем.Мы показали на рисунках 9 и 10, что динамика ламинарных цепей несколько меньше зависит от внутреннего шума и шума на входе, тем самым обеспечивая лучшие возможности обобщения обученных считываний и лучшее соответствие обучающим данным из-за меньшей дисперсии в ответах цепей. .

По-видимому, модели нейронных цепей, рассмотренные в этой статье, представляют собой наиболее подробные модели корковых микросхем, основанные на данных, возможности обработки информации которых были проанализированы до сих пор.Результаты этого анализа показывают, что с помощью обширного компьютерного моделирования можно продемонстрировать конкретные вычислительные последствия их ламинарной структуры, тем самым создавая связь между подробными анатомическими и нейрофизиологическими данными и их вероятными вычислительными последствиями. Мы ожидаем, что эта программа может быть продолжена для выяснения также функциональных последствий дальнейших деталей кортикальных микросхем, таких как описанные, например, у Гупта и др. (2000), Штайгера и др. (2000), Шуберта и др. (2001), Бинцеггера. и другие (2004 г.), Каллавей (2004 г.), Маркрам и другие (2004 г.) и Йошимура и другие (2005 г.).

Мы хотели бы поблагодарить Эда Каллэуэя, Родни Дугласа, Рольфа Кеттера, Генри Маркрама и Алекса Томсона за полезные обсуждения исследований, связанных с этой статьей. Работа частично поддержана австрийским научным фондом Fonds zur Förderung der Wissenschaftlichen Forschung (FWF), проект # P15386 и # S9102-N04, проект анализа паттернов, статистического моделирования и вычислительного обучения # IST2002-506778 и Fast Analog Computing with Emergent Проект “Переходные государства” № FP6-015879 Европейского Союза.

Список литературы

,.

Модель глобальной спонтанной активности и локальной структурированной активности в периоды задержки в коре головного мозга

,

Cereb Cortex

,

1997

, vol.

7

3

(стр.

237

252

),,,,.

Стимульная зависимость двухуровневых колебаний мембранного потенциала зрительной коры головного мозга кошки

,

Nat Neurosci

,

2000

, vol.

3

6

(стр.

617

621

),,.

Поток возбуждения в коре головного мозга крысы при столкновении с одиночной вибриссой

,

J Neurophysiol

,

1992

, vol.

68

4

(стр.

1345

1358

),,,,,,.

Ответы нейронов первичной и нижней височной зрительной коры на естественные сцены

,

Proc R Soc Lond B Biol Sci

,

1997

, vol.

264

1389

(стр.

1775

1783

),,.

Количественная карта цепи первичной зрительной коры кошки

,

J Neurosci

,

2004

, vol.

24

39

(стр.

8441

8453

). ,

Случайные графики

,

1985

Лондон

Academic Press

,,.

Визуальный ввод вызывает временное и сильное подавление шунтирования в зрительных корковых нейронах

,

Nature

,

1998

, vol.

393

6683

(стр.

369

373

),.

Временная информация, преобразованная в пространственный код нейронной сетью с реалистичными свойствами

,

Science

,

1995

, vol.

267

(стр.

1028

1030

).

Прямая связь, обратная связь и тормозные связи в зрительной коре приматов

,

Neural Netw

,

2004

, vol.

17

5–6

(стр.

625

632

),.

Настройка силы и ориентации таламического входа к простым клеткам, выявленная электрически вызванным кортикальным подавлением

,

Neuron

,

1998

, vol.

20

(стр.

1177

1189

),.

Ламинарные источники синаптического входа в корковые тормозные интернейроны и пирамидные нейроны

,

Nat Neurosci

,

2000

, vol.

3

7

(стр.

701

707

),.

Пластичность в одиночных нейронных и схемных вычислениях

,

Nature

,

2004

, т.

431

(стр.

789

795

),.

Влияние сетевой активности на интегративные свойства пирамидных нейронов неокортекса in vivo

,

J Neurophysiol

,

1999

, vol.

81

4

(стр.

1531

1547

),,,.

Колеблющиеся синаптические проводимости воссоздают in vivo-подобную активность нейронов неокортекса

,

Neuroscience

,

2001

, vol.

107

1

(стр.

13

24

),,.

Состояние высокой проводимости нейронов неокортекса in vivo

,

Nat Rev Neurosci

,

2003

, vol.

4

9

(стр.

739

751

),,,,.

Рекуррентное возбуждение в контурах неокортекса

,

Science

,

1995

, vol.

269

5226

(стр.

981

985

),.

Нейронные цепи неокортекса

,

Annu Rev Neurosci

,

2004

, vol.

27

(стр.

419

451

).

Происхождение ориентационно-селективных ВПСП в простых клетках зрительной коры головного мозга кошек

,

J Neurosci

,

1987

, vol.

7

6

(стр.

1780

1791

),,.

Принципы организации разнообразных ГАМКергических интернейронов и синапсов в неокортексе

,

Science

,

2000

, vol.

287

(стр.

273

278

),,,.

Анатомическая взаимосвязь определяет организацию кластеров корковых областей у макак и кошек.

,

Philos Trans R Soc Lond B Biol Sci

,

2000

, vol.

355

(стр.

91

110

),,,.

Синаптическая интеграция в полосатых простых клетках коры

,

J Neurosci

,

1998

, vol.

18

22

(стр.

9517

9528

),,,.

K + канал регуляции распространения сигнала в дендритах пирамидных нейронов гиппокампа

,

Nature

,

1997

, vol.

387

6636

(стр.

869

875

),.

Пространственный рост реальных сетей

,

Phys Rev E

,

2004

, vol.

69

стр.

036103

,,.

Неокортикальная микросхема как tabula rasa

,

Proc Natl Acad Sci USA

,

2005

, vol.

102

3

(стр.

880

885

),.

Линейный метод наименьших квадратов с ограничениями линейного неравенства

,

Решение задач наименьших квадратов

,

1974

Энглвуд Клиффс (Нью-Джерси)

Прентис-Холл

стр.

161

,. ,,,.

Что делает динамическую систему вычислительно мощной?

,

Новые направления в статистической обработке сигналов: от систем к мозгу

,

2005

MIT Press

,,.

Принципы вычислений в реальном времени с обратной связью, применяемые к моделям кортикальных микросхем

,

Труды о достижениях в системах обработки нейронной информации

,

2005

MIT Press

,.

Синапсы как буферы динамической памяти

,

Neural Netw

,

2002

, vol.

15

(стр.

155

161

),,.

Вычисления в реальном времени без стабильных состояний: новая структура для нейронных вычислений на основе возмущений

,

Neural Comput

,

2002

, vol.

14

11

(стр.

2531

2560

),,,.

Электрическая и кальциевая передача сигналов в дендритах пирамидных нейронов гиппокампа

,

Annu Rev Physiol

,

1998

, vol.

60

(стр.

327

346

),.

Характеристика одиночных потенциалзависимых каналов Na + и Ca2 + в апикальных дендритах пирамидных нейронов CA1 крысы

,

J Physiol

,

1995

, vol.

487

Pt 1

(стр.

67

90

),,,.

Модель инициирования спайков в пирамидных нейронах неокортекса

,

Neuron

,

1995

, vol.

15

6

(стр.

1427

1439

),,,,,.

Интернейроны неокортикальной тормозной системы

,

Nat Rev Neurosci

,

2004

, vol.

5

10

(стр.

793

807

),,.

Дифференциальная передача сигналов через один и тот же аксон пирамидных нейронов неокортекса

,

Proc Natl Acad Sci USA

,

1998

, vol.

95

(стр.

5323

5328

). ,

Перцепционная нейробиология: кора головного мозга

,

1998

Кембридж, Массачусетс

Harvard University Press

,,. .

Компьютерные модели и средства анализа нейронных микросхем

,

Базы данных нейронауки. Практическое руководство

,

2003

Бостон

Kluwer Academic Publishers

(стр.

123

138

).

Корковые микросхемы: разнообразны или каноничны?

,

Нейрон

,

2002

, т.

36

1

(стр.

19

27

),.

К теории ламинарной архитектуры коры головного мозга: вычислительные ключи от зрительной системы

,

Cereb Cortex

,

2003

, vol.

13

1

(стр.

100

113

),,,,,.

Слоистая внутриколоночная и трансколонарная функциональная связность пирамидных клеток слоя v в коре головного мозга крысы

,

J Neurosci

,

2001

, vol.

21

10

(стр.

3580

3592

),,.

Стереотипия в микросхемах неокортекса

,

Trends Neurosci

,

2002

, vol.

25

5

(стр.

227

230

),,,.

Ламинарные характеристики функциональной связности в коре головного мозга крысы, выявленные при стимуляции глутаматом в клетке

,

Neurosci Res

,

2000

, vol.

37

1

(стр.

49

58

),.

Активное распространение соматических потенциалов действия в дендритах пирамидных клеток неокортекса

,

Nature

,

1994

, vol.

367

6458

(стр.

69

72

).

Кросс-корреляционный анализ взаимоотношений геникулостриатных нейронов у кошек

,

J Neurophysiol

,

1983

, vol.

49

(стр.

1303

1318

).

Пресинаптическая частотно-зависимая фильтрация и шаблон

,

J Comput Neurosci

,

2003

, vol.

15

(стр.

159

202

),,,.

Синаптические связи и небольшие цепи с участием возбуждающих и тормозных нейронов в слоях 2–5 неокортекса взрослых крыс и кошек: тройная внутриклеточная запись и мечение биоцитином in vitro

,

Cereb Cortex

,

2002

, vol.

12

9

(стр.

936

953

),. ,

Нейронные сети гиппокампа

,

1991

Кембридж, Массачусетс

Cambridge University Press

.

Вычислительные ограничения, которые могли способствовать расслоению сенсорной коры

,

J Comput Neurosci

,

2003

, vol.

14

(стр.

271

282

). ,

Статистическая теория обучения

,

1998

Нью-Йорк

Джон Вили

,.

Хаос в нейронных сетях со сбалансированной возбуждающей и тормозной активностью

,

Science

,

1996

, vol.

274

(стр.

1724

1726

),.

Хаотическое сбалансированное состояние в модели корковых цепей

,

Neural Comput

,

1998

, т.

10

6

(стр.

1321

1371

),.

Коллективная динамика сетей «маленького мира»

,

Nature

,

1998

, vol.

393

(стр.

440

442

). ,

Кортикальные контуры

,

1989

Бостон

Birkhaeuser

,,.

Возбуждающие корковые нейроны образуют мелкомасштабные функциональные сети

,

Nature

,

2005

, vol.

433

7028

(стр.

868

873

)

Заметки автора

© Автор, 2006. Опубликовано Oxford University Press. Все права защищены. Для получения разрешений обращайтесь по электронной почте: [email protected]

Онлайн-версия этой статьи была опубликована в рамках модели открытого доступа. Пользователи имеют право использовать, воспроизводить, распространять или демонстрировать версию этой статьи в открытом доступе в некоммерческих целях при условии, что: исходное авторство правильно и полностью указано; Журнал и Издательство Оксфордского университета указываются как место первоначальной публикации с указанием правильных сведений о цитировании; если статья впоследствии воспроизводится или распространяется не полностью, а только частично или как производное произведение, это должно быть четко указано.По вопросам коммерческого повторного использования обращайтесь по адресу [email protected]

О стойкости электронных компонентов к действию излучения

  • 1

    Виноградов В.И. Электрон. Информация. 2007, № 9, с. 44.

  • 2

    Вологдин Е.Н., Лысенко А.П. Радиационные эффекты в интегральных микросхемах и методы испытаний изделий полупроводниковой электроники на радиационную методику испытаний радиационных воздействий в электронике и интегральных схемах сопротивления. ), Учебник, 2002, стр.22.

  • 3

    Александров П.А., Жук В.И., Литвинов В.Л. Способы построения отказоустойчивых цифровых микросхем и оценки вероятностей их отказов, вызванного облучением ,

    , Москва, Москва, 9000, 2019, вероятность их выхода из строя. Google Scholar

  • 4

    Александров П.А. Ю., Ефименко Е.В. О возможности повышения отказоустойчивости цифровых интегральных схем к действию отдельных частиц за счет поэлементного резервирования.Доклад, представленный на конференции молодых специалистов по инновациям в атомной энергетике, Москва, 1–3 октября 2019 г.

  • 5

    Александров П.А., Жук В.И., Литвинов В.Л. Метод непрерывного поэлементного дублирования в дискретных электронных системах (варианты). Патент РФ на изобретение №2 475 820 от 10.08.2011, классы МПК G06F 11/16, H03K 19/007.

  • 6

    Александров П.А., Бударагин В.В., Жук В.И., Литвинов В.Л. Нано- Микросист.Технол ., 2014, т. 162, стр. 7.

    Google Scholar

  • 7

    Эль-Малех, А.Х., Аль-Хашими, Б.М., Мелуки, А., и Хан, Ф., IET Comput. Цифровые технологии ., 2009, т. 3, стр. 570.

    Статья Google Scholar

  • 8

    Александров П.А., Баранова Е.К., Баранова И.В., Нано- Микросист. Технол ., 2012, т. 141, стр. 2.

    Google Scholar

  • 9

    Хан, Дж.и Джонкер П., Исследование отказоустойчивых цепей с использованием избыточности. Мультиконференция в области компьютерных наук и инженерии , Лас-Вегас, штат Невада, США, 2003 г., стр. 65.

    Google Scholar

  • 10

    Николич К., Садек А. и Форшоу М., Nanotechnol ., 2002, т. 13, стр. 359.

    ADS Статья Google Scholar

  • Взаимосвязь структуры и активности в полномасштабной сети с пиковыми сигналами Модель

    Дуглас Р.Дж., Мартин К.А.К., Уиттеридж Д.1989. Канонический микроцир-

    cuit для неокортекса. Neural Comput. 1: 480–488.

    Eppler JM, Helias M, Muller E, Diesmann M, Gewaltig M. 2009.

    PyNEST: удобный интерфейс для симулятора NEST. Фасад Нэу-

    роинформ. 2:12.

    Фарес Т., Степанянц А. 2009. Формирование кооперативного синапса в неокортексе

    . Proc Natl Acad Sci U S. A. 106: 16463–16468.

    Фельдмайер Д., Любке Дж., Сакманн Б. 2006. Эффективность и возможность соединения

    внутриколоночных пар пирамидных клеток слоя 2/3 в стволе

    коры головного мозга молодых крыс.J Physiol (Лондон). 575: 583–602.

    Фельдмейер Д., Любке Дж., Сильвер Р.А., Сакманн Б. 2002. Синаптические связи –

    связей между шиповидным нейроном слоя 4 – слой 2/3 пирамидных клеточных пар

    в коре головного мозга молодых крыс: физиология и анатомия интерламида

    передача сигналов nar в кортикальном столбе. J Physiol (Лондон).

    538: 803–822.

    Фельдмейер Д., Рот А., Сакманн Б. 2005. Моносинаптические связи

    между парами шиповидных звездчатых клеток в слое 4 и пирамидными клетками

    в слое 5а указывают на то, что лемнискальный и паралемнискальный афферентные пути –

    пути сходятся в инфрагранулярном соматосоматозе. кора.J Neuro-

    sci. 25: 3423–3431.

    Феллеман ди-джей, Ван Эссен, округ Колумбия. 1991. Распределенная иерархическая обработка

    в коре головного мозга приматов. Cereb Cortex. 1: 1–47.

    Фец Э., Тояма К., Смит В. 1991. Синаптические взаимодействия между кор-

    нейронами. В: Питерс А., редактор. Кора головного мозга, Глава 1, Том.

    9. Нью-Йорк (Лондон): Plenum Press. п. 1–47.

    Fox MD, Снайдер Аризона, Винсент Дж.Л., Корбетта М, Ван Эссен, округ Колумбия, Райхл

    ME.2005. Человеческий мозг внутренне организован в

    динамических, антикоррелированных функциональных сетей. Proc Natl Acad Sci U

    S. A. 102: 9673–9678.

    Fujisawa S, Amarasingham A, Harrison MT, Buzsáki G. 2008.

    Поведенческая краткосрочная динамика сборки в медиальной префронтальной коре

    . Nat Neurosci. 11: 823–833.

    Габботт П.Л., Сомоги П. 1986. Количественное распределение иммунореактивных нейронов ГАМК-

    в зрительной коре (область 17) кошки.

    Exp Brain Res. 61: 323–331.

    Гевалтиг М.О., Дисманн М. 2007. NEST (Инструмент моделирования нейронов).

    Scholarpedia. 2: 1430.

    Гилберт CD. 1977. Ламинарные различия в свойствах рецептивного поля

    клеток первичной зрительной коры головного мозга кошек. J Physiol (Лондон). 268:

    391–421.

    Гилберт CD. 1983. Микросхемы зрительной коры. Annu Rev Neuro-

    sci. 6: 217–247.

    Gilbert CD, Визель, Теннесси. 1983. Сгруппированные внутренние связи в зрительной коре головного мозга кошки

    .J Neurosci. 5: 1116–33.

    Голомб Д. ​​2007. Меры нейронной синхронности. Scholarpedia.

    2: 1347.

    Гончар Ю., Буркхальтер А. 2003. Четкие ГАМКергические мишени для кормления –

    и обратная связь между нижними и верхними областями

    зрительной коры головного мозга крысы. J Neurosci. 23: 10904–10912.

    Гринберг Д.С., Хаувелинг, штат Арканзас, Керр, JND. 2008. Популяционная визуализация

    текущей нейрональной активности в зрительной коре головного мозга бодрствующих крыс. Nat

    Neurosci.11: 749–751.

    Гутниский Д.А., Драгой В. 2008. Адаптивное кодирование зрительной информации

    в нейронных популяциях. Природа. 452: 220–224.

    Haeusler S, Maass W. 2007. Статистический анализ информации –

    свойства обработки пластин-специфичных кортикальных микросхем

    моделей. Cereb Cortex. 17: 149–162.

    Haeusler S, Schuch K, Maass W. 2009. Распределение мотивов, динамические свойства

    и вычислительная производительность двух шаблонов кор-

    микросхем на основе данных.J Physiol (Париж). 103: 73–87.

    Heimel JA, Van Hooser SD, Nelson SB. 2005. Ламинарная организация

    свойств ответа в первичной зрительной коре серого белка

    (sciurus carolinensis). J Neurophysiol. 94: 3538–3554.

    Heinzle J, Hepp K, Martin KAC. 2007. Модель микросхемы лобных полей

    . J Neurosci. 27: 9341–9353.

    Hellwig B. 2000. Количественный анализ локальной связи

    между пирамидными нейронами в слоях 2/3 зрительной коры головного мозга крысы.

    Biol Cybern. 2: 111–121.

    Хилл С., Тонони Г. 2005. Моделирование сна и бодрствования в моторной системе тала-

    . J Neurophysiol. 93: 1671–1698.

    Холмгрен С., Харкани Т., Свенненфорс Б., Зильбертер Ю. 2003. Пирамидальная

    клеточная связь в локальных сетях в слое 2/3 коры neo-

    крысы. J Physiol (Лондон). 1: 139–153.

    Ижикевич Э.М. 2006. Полихронизация: вычисление с пиками.

    Нейронные вычисления. 18: 245–282.

    Ижикевич Э.М., Эдельман ГМ. 2008. Крупномасштабная модель таламокортикальной системы

    млекопитающих. Proc Natl Acad Sci U S. A. 105: 3593–3598.

    Ижикевич Э.М., Галли Я.А., Эдельман ГМ. 2004. Спайк-временная динамика

    нейронных групп. Cereb Cortex. 14: 933–944.

    Джонсон Р.Р., Буркхальтер А. 1996. Микросхема прямого и обратного связей

    в зрительной коре головного мозга крысы. J Compar Neurol.

    368: 383–398.

    Kampa BM, Letzkus JJ, Stuart GJ.2006. Кортикальная сеть прямой связи

    работает для связывания различных потоков сенсорной информации. Nat

    Neurosci. 9: 1472–1473.

    Капфер С., Гликфельд Л., Аталлах Б., Сканциани М. 2007. Супралинейное увеличение повторяющегося торможения во время редкой активности в сенсорной коре сомато-

    . Nat Neurosci. 10: 743–753.

    Kriener B, Tetzlaff T, Aertsen A, Diesmann M, Rotter S. 2008. Corre-

    и популяционная динамика в корковых сетях.Neural

    Comput. 20: 2185–2226.

    Кумар А., Шредер С., Аэрцен А., Роттер С. 2008. Состояние высокой проводимости корковых сетей –

    . Neural Comput. 20: 1–43.

    Le Be J-V, Markram H. 2006. Спонтанная и вызванная синаптическая перестройка

    в неонатальном неокортексе. Proc Natl Acad Sci USA.

    103: 13214–13219.

    Ли А., Маннс И., Сакманн Б., Брехт М. 2006. Записи целых клеток у

    свободно движущихся крыс. Нейрон. 51: 399–407.

    Лефорт S, Томм C, Саррия J-CF, Петерсен CCH.2009. Возбуждающая нейронная сеть

    ствола столбца С2 в первичной so-

    матосенсорной коре мыши. Нейрон. 61: 301–316.

    Lindén H, Tetzlaff T, Potjans TC, Pettersen KH, Grün S, Diesmann M,

    Einevoll GT. 2011. Моделирование пространственного охвата LFP. Нейрон.

    72: 859–872.

    Lundqvist M, Compte A, Lansner A. 2010. Бистабильное, нерегулярное горение

    и колебания населенности в модульной сети аттракторов

    .PLoS Comput Biol. 6: e1000803.

    Lundqvist M, Rehn M, Djurfeldt M, Lansner A. 2006. Аттрактор dy-

    namics в модульной сетевой модели неокортекса. Сеть.

    17: 253–276.

    Маффей А, Нельсон С.Б., Турриджиано Г.Г. 2004. Выборочная реконфигурация

    зрительной схемы уровня 4 путем визуальной депривации. Nat Neurosci.

    7: 1353–1359.

    Маркрам Х., Любке Дж., Фротчер М., Рот А., Сакманн Б. 1997. Физи-

    ология и анатомия синаптических связей между толстыми пучками пирамидных нейронов

    в развивающемся неокортексе крысы.J Physiol

    (Лондон). 500: 409–440.

    Мартин К.А.К., Уиттеридж Д. 1984. Форма, функция и интракортикальные

    проекции шиповатых нейронов в полосатой зрительной коре головного мозга кошки.

    J Physiol (Лондон). 353: 463–504.

    Мейсон А., Николл А., Стратфорд К. 1991. Синаптическая передача между

    отдельных пирамидных нейронов зрительной коры головного мозга крысы in vitro.

    J Neurosci. 11: 72–84.

    McGuire BA, Hornung J-P, Gilbert CD, Wiesel TN.1984. Паттерны

    синаптических входов в слой 4 полосатой коры головного мозга кошки. J Neurosci.

    4: 3021–3033.

    Mercer A, West DC, Morris OT, Kirchhecker S, Kerkhoff JE, Thomson

    AM. 2005. Возбуждающие связи, создаваемые пресинаптическими кортикальными пирамидными клетками

    в слое 6 неокортекса. Cereb Cortex.

    15: 1485–1496.

    Миллер Р. 1996. Нейронные сборки и ламинарные взаимодействия в цер-

    коре головного мозга. Biol Cybern.75: 253–261.

    Мицдорф У. 1985. Метод плотности источника тока и его применение в коре головного мозга кошек

    : исследование вызванных потенциалов и феноменов ЭЭГ

    . Physiol Rev. 65: 37–100.

    Добавить комментарий

    Ваш адрес email не будет опубликован.