Универсальный внешний накопитель для всех iOS-устройств, совместим с PC/Mac, Android
Header Banner
8 800 100 5771 | +7 495 540 4266
c 9:00 до 24:00 пн-пт | c 10:00 до 18:00 сб
0 Comments

Содержание

RS-триггер. Принцип работы и его типовая схема на логических элементах.

Устройство и принцип работы RS-триггера

Одним из важнейших элементов цифровой техники является триггер (англ. Trigger - защёлка, спусковой крючок).

Сам триггер не является базовым элементом, так как он собирается из более простых логических схем. Семейство триггеров весьма обширно. Это триггеры: T, D, C, JK, но основой всех является самый простой RS-триггер.

Без RS триггеров невозможно было бы создание никаких вычислительных устройств от игровой приставки до суперкомпьютера. У триггера два входа S (set) - установка и R (reset) - сброс и два выхода Q-прямой и Q- инверсный. Инверсный выход имеет сверху чёрточку. Триггер бистабильная система, которая может находиться в одном из двух устойчивых состояний сколь угодно долго. На рисунке показан RS-триггер выполненный на элементах 2ИЛИ – НЕ.

Точно так же триггер может быть выполнен и на элементах 2И – НЕ.

Единственная разница это то, что триггер на элементах И – НЕ активируется, то есть переводится в другое состояние потенциалом логического нуля. Триггер, собранный на элементах ИЛИ – НЕ активируется логической единицей. Это определяется таблицей истинности логических элементов. При подаче положительного потенциала на вход S мы получим на выходе

Q высокий потенциал, а на выходе Q низкий потенциал. Тем самым мы записали в триггер, как в ячейку памяти, единицу. Пока на вход R не будет подан высокий потенциал, состояние триггера не изменится.

На принципиальных схемах триггер изображается следующим образом.

Два входа R и S, два выхода прямой и инверсный и буква Т означающая триггер.

Хорошо отображает принцип работы RS-триггера несложная схема, собранная на двух элементах 2И – НЕ. Для этого используется микросхема 155ЛА3, которая содержит четыре таких элемента. Нумерация на схеме соответствует выводам микросхемы. Напряжение питания +5V подаётся на 14 вывод, а минус подаётся на 7 вывод микросхемы. После включения питания триггер установится в одно из двух устойчивых состояний.

Исходя из того, что сопротивление переходов транзисторов логических элементов не может быть абсолютно одинаковым, то триггер после включения питания, как правило, принимает одно и то же состояние.

Допустим, после подачи питания у нас горит верхний по схеме светодиод HL1. Можно сколько угодно нажимать кнопку SB1 ситуация не изменится, но достаточно на долю секунды замкнуть контакты кнопки SB2 как триггер поменяет своё состояние на противоположное. Горевший светодиод HL1 погаснет и загорится другой - HL2. Тем самым мы перевели триггер в другое устойчивое состояние.

На данной схеме всё достаточно условно, а на реальном триггере принято считать, что если на прямом выходе "Q" высокий уровень то триггер установлен, если уровень низкий то триггер сброшен.

Основной недостаток рассматриваемого триггера это, то, что он асинхронный. Другие более сложные схемы триггеров синхронизируются тактовыми импульсами общими для всей схемы и вырабатываемые тактовым генератором. Кроме того сложная входная логика позволяет держать триггер в установленном состоянии до тех пор пока не будет сформирован сигнал разрешения смены состояния триггера.

RS-триггер может быть и синхронным, но двух логических элементов для этого мало.

На рисунке изображена схема синхронного RS-триггера. Такой триггер может быть собран на микросхеме К155ЛА3, которая содержит как раз четыре элемента 2И – НЕ. В данной схеме переключение триггера из одного состояния в другое может быть осуществлено только в момент прихода синхроимпульса на вход "

C".

На рассмотренной выше схеме переключение триггера осуществляется с помощью кнопок. Такой вариант используется достаточно часто и именно для кнопочного управления какой-либо аппаратурой. В электронике существует понятие «дребезг контактов» то есть, когда мы нажимаем кнопку, на вход устройства проникает целый пакет импульсов, который может привести к серьёзным нарушениям в работе. Использование RS-триггера позволяет избежать этого.

Благодаря своей простоте и недорогой стоимости RS-триггеры широко применяются в схемах индикации. Часто для повышения надёжности и устранения возможности случайного срабатывания RS-триггер собирается по так называемой двухступенчатой схеме. Вот схема.

Здесь можно видеть два совершенно одинаковых синхронных RS-триггера, только для второго триггера синхроимпульсы инвертируются. Первый триггер в связке называют

M (master) - хозяин, а второй триггер называется S (slave) - раб.

Допустим на входе "С" высокий потенциал. М-триггер принимает информацию, но низкий потенциал на входе синхронизации S-триггера блокирует приём информации. После того как потенциал поменялся на противоположный информация из M-триггера записывается в S-триггер, но приём информации в M-триггер блокируется.

Такая двухступенчатая система намного надёжнее обычного RS-триггера. Она свободна от случайных срабатываний.

Для более наглядного изучения работы RS-триггера рекомендую провести эксперименты с RS-триггером.

Главная &raquo Цифровая электроника &raquo Текущая страница

Также Вам будет интересно узнать:

 

go-radio.ru

7. Триггер из логических элементов

Триггер из логических элементов

Триггер - простейший автомат* с двумя устойчивыми состояниями - один из основных элементов цифровой техники. В серии микросхем ТТЛ, ТТЛШ, КМОП и другие обязательно входят те или иные его разновидности. Но если в арсенале радиолюбителя таких микросхем нет, триггер можно составить из других элементов. Покажем, как можно построить одну из его разновидностей - так называемый RS -триггер - из элементов, реализующих логические функции.

На рис. 101, а изображен RS -триггер, составленный из логических элементов ИЛИ-НЕ. Легко видеть, что в режиме хранения информации - при напряжениях низкого уровня (лог. 0) на входах S и R - он может находиться, в одном из двух состояний: иметь высокий уровень (лог. 1) на выходе элемента DD1.1 и низкий на выходе DD1.2 или, наоборот, низкий на DD1.1 и высокий на DD1.2.

Устанавливают триггер в то или иное состояние обычным образом: подавая на вход S или R напряжение высокого уровня. Это может быть и очень короткий, на пределе физического быстродействия микросхемы, импульс напряжения «единичной» амплитуды. Функции входов-выходов этого триггера, в «триггерном» его изображении, показаны на рис.101, б.

RS-триггер можно составить и из элементов «И-НЕ» (рис. 102, а, б). Здесь режиму хранения информации соответствует напряжение высокого уровня на входах S и R. Напряжение низкого уровня, поданное на вход S, переведет триггер в состояние 1. Оно же, но поданное на вход R, установит триггер в состояние 0.

Рис. 101. Триггер из «ИЛИ-НЕ»

Рис. 102. Триггер из «И-НЕ»

Рис. 103. Триггер из «И» и «ИЛИ»

Оба эти триггера составлены из так называемых шефферовых элементов, каждый из которых сам по себе обладает функциональной полнотой**. Но RS-триггер можно построить и из элементов, не составляющих функционально полной системы.

Такой триггер показан на рис. 103, а, б. Режиму хранения здесь соответствует напряжение низкого уровня на входе S и высокого - на входе R. Триггер устанавливают в состояние 0 подачей на вход R напряжения низкого уровня. Напряжение высокого уровня, поданное на вход S, переведет триггер в состояние 1. Триггеры такой конфигурации замечательны тем, что имеют минимальную сложность в базисе И, ИЛИ, НЕ***.

В практическом синтезе может возникнуть необходимость управлять триггером по нескольким, никак не связанным друг с другом S- или R-входам. Такой триггер показан на рис. 104, а, б. Это, очевидно, разновидность триггера, изображенного на рис. 101. Появление «единичного» напряжения на любом из S-входов переводит триггер в состояние 1. Оно же, но приложенное к любому из R-входов, вернет его в состояние 0.

Функционально ту же многоканальность управления триггером можно было бы получить, включив на S- и R-входы триггера по многовходовому дизъюнктору. Но этот вариант бьы бы, очевидно, более громоздким.

Рис. 104. Триггере многоканальным управлением

Как известно, в триггере комбинацию входных сигналов, инверсную по отношению к режиму хранения, принято запрещать. Для триггера, изображенного на рис. 101, это {S=1, R=1}. Инверсный набор входных сигналов запрещают потому, что при возвращении триггера в режим хранения - при смене {S=1, R=1} на {S=0, R=0} - он может непредсказуемо оказаться как в нулевом, так и в единичном состоянии. Это зависит от того, на каком из входов - S- или R - сигнал 1 задержится чуть дольше. Но если такой неопределенности нет и смещение спадов S- и R-сигналов известно и даже специально организовано, то накладывать безусловный запрет на SR-комбинацию, инверсную по отношению к режиму хранения, нет необходимости.

Заметим в заключение, что триггеры, составленные из логических элементов, не только'позволяют обойтись без специальных, «триггерных» микросхем, но могут существенно упростить трассировку монтажа, так как «синтетический» триггер можно собрать из ближайших по месту на печатной плате свободных логических элементов.


*) К автоматам относят устройства, имеющие собственную память.

**) Функционально полными называют наборы логических элементов, пользуясь которыми можно реализовать любую двоичную функцию. Функционально полный набор может состоять и из одного элемента. Функция, реализуемая таким элементом, называется шефферовой. К универсальным, шефферовым относятся логические элементы, реализующие функции ИЛИ-НЕ и И-НЕ (...ЛЕ... и ...ЛА... в микросхемных сериях).

***) Принятое в работах по синтезу схем выражение «в базисе...» означает, что при создании того или иного устройства разработчик имеет право пользоваться лишь элементами, указанными в базисном наборе. Достижение требуемого результата возможно меньшим числом базисных элементов - одна из основных задач конструктора. Построение схемы, реализующей заданную функцию минимально возможным числом базисных элементов, относится к числу труднейших задач математической логики.

 

lib.qrz.ru

Принцип работы и таблица истинности D-триггеров

Триггеры представляют собой электронные устройства, которые могут находиться в одном из двух состояний длительное время. При внешнем воздействии (подаче сигнала извне) они изменяют своё состояние. Благодаря этому свойству их называют логическими элементами с памятью.

Микросхема 4х д-триггер SO16

Выходные сигналы зависят не только от того, какие импульсы подаются на вход, но и от того, что в триггере хранилось перед этим.

Данные устройства используются в основном в микропроцессорной технике. Микросхемы, как правило, имеют в своём составе триггер или бистабильный элемент и управляющую систему.

Триггеры бывают двух типов: асинхронные, или нетактируемые, и синхронные, или тактируемые.

В асинхронном – переход из одного положения в другое выполняется фронтом или перепадом напряжения. То есть для того, чтобы осуществился переход, на управляющем входе должна быть смена 1 на 0 или 0 на 1.

Синхронный тип переключается в новое положение в том случае, когда на управляющий вход подаётся импульс.

Выпускаются нескольких типов:

  • RS-триггер;
  • D-триггер;
  • Т-триггер;
  • JS-триггер.

Устройство д триггера

В цифровой и вычислительной технике наиболее распространённым является d-триггер. Иначе его называют триггером задержки (от английского слова delay).

Для производства d-триггера обычно используются полевые или биполярные транзисторы, а также интегральные микросхемы.

Для управления логическими элементами используются входы, которые делятся на информационные и вспомогательные. Информационные – воспринимают управляющие импульсы. В зависимости от его значения, в д-триггер записывается то или иное значение. Вспомогательные – предназначены для синхронизации работы.

Слово «задержка» в названии характеризует то, что поступивший информационный сигнал задерживается в нём ровно на один такт. Время задержки зависит от частоты импульсов синхронизации.

Схематическое изображение d-триггера

На картинке выше символом D обозначен информационный или вход данных, а С – тактовый или синхронизирующий. На информационный – подаётся информационный сигнал, который необходимо сохранить в д-триггере, а на тактовый вход подаётся тактовый импульс, в зависимости от значения которого определяется режим д-триггера: режим записи или режим хранения.

Принцип работы

Логическое устройство будет находиться в устойчивом положении в том случае, если на С=0. В этом случае импульсы, подающиеся на информационный D-вход, никак не влияют на прибор, и выходной импульс определяется записанным ранее значением. Если С=1, то выходной сигнал будет зависеть от того, какой т подан на информационный D-вход. Если D=1, то на выходе будет 1, если D=0, то на выходе будет 0.

Таблица истинности будет иметь вид

Входной сигналВыходной сигналРежим работы
СDQ
00определяется предыдущим состояниемХранение информации
01определяется предыдущим состоянием
100Запись информации
111

Внимание! Логический компонент хранит информацию только при подаче нулевого значения на C-вход.

Д-триггер выполняется двух типов: с управлением по уровню и с управлением по фронту.

Элементы с управлением по уровню

Временная диаграмма работы прибора со статическим управлением (по уровню сигнала) изображена на рисунке ниже.

Временная диаграмма работы d-триггера со статическим управлением

При статическом управлении переход из одного состояния в другое выполняется по уровню. Сигнал с D-входа будет записываться только при высоком уровне на тактовом C-входе.

Элементы с управлением по фронту

Данный тип логического устройства срабатывает при переходе с одного уровня на другой. Срабатывание может выполняться в двух случаях: по переднему и заднему фронту. По переднему, если переход выполняется от 0 к 1, и по заднему, если от 1 к 0.

Чтобы переключить d-триггер в нужное нам положение, сначала подаётся 0 или 1 на информационный D-вход. Если необходимо на выходе получить единицу, то D=1, если нужно, чтобы был на выходе ноль, то на D=0.

Затем на С-вход подаётся тактовый импульс. По его изменению элемент переключится в нужное нам состояние. При этом сигнал, который подаётся на D-вход, будет сохранён.

Такая логика работы делает электронный компонент очень удобным для хранения одного разряда двоичного числа (0 или 1). Причём, это состояние д-триггер будет сохранять до тех пор, пока не поступит следующий бит информации.

Временная диаграмма работы d-триггера с динамическим управлением

Для сброса д-триггера нужно, чтобы на входах D=0, а С=1. Однако таким образом не всегда можно управлять состоянием, поэтому в схемах используют компоненты с тремя входами.

Схематичное изображение d-триггера с тремя входами

В этом случае добавляется третий R-вход, который отвечает за сброс информации.

Схема реализации d-триггера

Реализация д-тригера может выполняться на основе ТТЛ (транзисторно-транзисторная логика) элементов,  а также логических элементах КМОП.

Большинство микросхем относятся к компонентам с комплиментарной структурой – металл-оксид-полупроводник (КМОП). Данная технология основывается на использовании полевых транзисторов с изолированными затворами.

Реализация д-триггера на ТТЛ элементах приведена на рисунке ниже.

Схема устройства на ТТЛ-элементах

Если в логическом элементе D-вход соединить с инверсным выходом, то в этом случае прибор можно использовать в качестве счётного или Т-триггера. В этом случае при подаче импульса на С-вход логический компонент переходит в противоположное положение.

В сети интернет имеются сайты с сервисами, на которых можно просмотреть результат работы разного вида триггеров. Тип устройства выбирается из соответствующего списка.

Демонстрация работы устройств

Триггеры являются важной компонентой для создания различных микросхем. Их использование позволяет выполнять устройства с цифровой памятью. В микропроцессорной технике они являются основой для реализации электронных компонентов оперативной памяти. Их используют в регистрах сдвига и регистрах хранения.

Видео

Оцените статью:

jelectro.ru

Логическая схема и принцип работы RS триггера: таблица истинности

Триггер в переводе с английского – защёлка. Это электронный модуль, способный длительно находиться в одном устойчивом состоянии и менять его под действием внешнего сигнала. Это цифровая автоматическая ячейка, которая умеет запоминать и хранить двоичный код данных, размером в 1 бит. То, как работает триггер, зависит от его структуры и назначения. В основе всякой подобной ячейки располагается восстанавливающее кольцо из пары инверторов. Устройство содержит прямой и инверсный выходы.

Общая структурная схема защёлки

Место триггеров в цифровой схемотехнике

Сам рс триггер, как один из структурных элементов в схемотехнике, не содержит в своём составе какого-то отдельного блока или устройства памяти. Он является простейшей логической ячейкой, которая запоминает своё предыдущее и настоящее состояния на входах и выходах. Память является результатом алгоритма работы переключателя. Выходы устройства находятся в состоянии либо логического нуля, либо единицы. При их изменении схема «защёлкивает» это положение и запоминает до тех пор, пока устройство управления вводом, выполненное из логических элементов, не даст команду об изменении состояния.

Классификация

Прежде, чем рассматривать работу триггеров, необходимо разобраться в обозначениях входов и выходов подобных устройств.

Входа (порты) у триггера бывают:

  • R (reset) – устанавливает положение 0, раздельный порт;
  • S (set) – устанавливает положение 1, раздельный порт;
  • J – порт универсальных защёлок, устанавливает статус 1;
  • K – порт универсальных защёлок, устанавливает статус 0;
  • T – счётный порт, меняет положение защёлки.

Информация. Высокий уровень потенциала на входе или выходе равняется логической единице, низкий – логическому нулю. У микросхем марки ТТЛ логической единицей считается потенциал от 2,4…5В, логическим нулём – 0…0,4 В при напряжении питания 5 В. Для логических сборок других серий диапазоны потенциалов могут отличаться.

У защёлки в наличии два выходных порта:

  • Q – прямой;
  • Q¯ – инверсный.

При единице на прямом (Q = 0) «защёлка» находится в состоянии «1». В случае низкого потенциала на выходе (Q = 1) статус защёлки – «0».

У инверсного выхода все наоборот. При нуле у выхода Q¯ переключатель находится в состоянии единицы. Инверсия положения нужна для внедрения различных схематических решений.

Внимание! Типы портов определяют названия электронных переключателей, так, имея порта R и S, он носит имя RS-триггер.

Последовательностное логическое устройство (ПЛУ), которым является «защёлка», – это своеобразный блок для постройки различных комбинаций в схемах логических цепей. Бистабильное состояние RS-защёлки помогает компоновать такие логические схемы, как счётчики, регистры хранения, устройства памяти или регистры сдвига. Независимо от метода устройства логических связей, основные виды электронных переключателей можно разделить по способу ввода данных:

  • синхронный тип;
  • асинхронный тип;
  • комбинированный.

Всё зависит от того, как посылается команда управления на изменение состояния «защёлки».

Синхронные устройства

Для того чтобы rs триггер не менял своего положения от сочетания задержанных командных импульсов на его портах, применяют синхронизирующую команду. Это тактовый импульс, который подаётся на синхронизирующий порт. Сменившиеся сигналы на входах такой «защёлки» не смогут изменить состояния на выходе, пока не придёт тактовый (синхронизирующий) импульс. Эти импульсы вырабатывают тактовые генераторы. Длина тактовых сигналов намного меньше их периода. Импульсы определяют частоту замены информации, привязав её к дискретным временным периодам – tl, t2,…,tn-1,tn, tn+l. Это позволяет синхронизировать процессы работы отдельных узлов оборудования в едином ритме.

Действие схемы следующее:

  • если на порту С присутствует ноль, статус триггера не меняется, поскольку информация с портов S и R не передаётся на защёлку;
  • если на порту С появляется логическая единица, то переключатель принимает команды с S и R входов и меняет своё положение.

У таких схем повышенная помехоустойчивость, что выгодно отличает их от асинхронных устройств, последние могут перевернуться не только от сигнала, но и от помехи. Синхронная структура применяется в технике, связанной с преобразованием или обработкой цифровых данных.

Синхронный RS – триггер, схема и графическое обозначение

Важно! При применении RS-защёлки с инверсными входами необходимо заменить элементы схемы «И» на элементы «И – НЕ».

Асинхронные модели

Устройство, меняющее своё состояние немедленно при изменении команды на логических портах, называют асинхронным триггером. Он имеет в своём составе только порты: R (сброс) и S (установка). Ограничения для пользования подобными схемами связано с соперничеством между сигналами, которые при попадании на разные входы RS-триггера движутся разными путями, как бы состязаясь между собой. При этом возникают временные задержки и сдвиги, вызванные разными причинами: изменения температуры, долгий срок службы и прочее. Такая «гонка» вызывает частые ошибочные переворачивания ячейки.

Тактовая синхронизация в данном случае не эффективна, потому асинхронные ячейки применяются в качестве асинхронных счётчиков, различных ключей, делителей частоты и им подобных схемных решений.

Асинхронный RS-триггер, структурная схема

Комбинированные схемы

Модуль, состоящий из комбинации нескольких ячеек, называется комбинированным триггером. Возможны комбинации от двух и более функциональных ячеек.

Таблица комбинаций двух типов ячеек памяти

Тип устройстваRSRSEJKTDDV
RSХХХХХХХ
RХХХХХХ
SХХХХХ
EХХХХ
JKХХХ
TХХ
DХ
DV

Типы триггеровЗдесь Х – объединение двух типов возможно.

Подразделение этих устройств по типам можно рассмотреть по таблицам переходов состояния.

Выделяются следующие типы ячеек памяти состояния:

  • rs-защёлка – асинхронная и синхронная;
  • jk-защёлка;
  • d-защёлка;
  • t-защёлка.

Последний элемент списка – устройство составное, выполняется из синхронной rs-ячейки памяти.

RS-триггеры

Рассматривают два вида подобных ячеек: асинхронная и синхронная защёлка. При подробном изучении видна значительная разница в работе и сфере применения.

RS-триггер асинхронный

Самый простой вид защёлки, редко применяется как самостоятельное устройство, является ячейкой для построения более сложных блоков. Построены асинхронные соты на элементах:

  • 2 ИЛИ – НЕ, триггерная сота с прямыми портами;
  • 2 И-НЕ, триггерная сота с инверсными портами.

Фиксированные положения триггеру обеспечивают обратные связи. Это подключение выхода одного к любому входному порту другого логического элемента.

RS-триггер синхронный

Основа регистров, делителей частоты и различных счётчиков – триггерная сота памяти. В подобных устройствах зафиксированную раньше информацию нужно передать на выход и записать в следующую ячейку по сигналу тактового импульса. Импульс подаётся на С-порт (статический или динамический).

К сведению. Статический С-вход выполняет синхронизацию по изменению уровня потенциала сигнала, динамический С-вход синхронизирует изменение состояния не по уровню, а моменту его изменения. Переключение на динамическом С-входе может осуществляться по фронту импульса (прямой) или по его срезу (инверсный).

Состоящие из пары синхронных rs-триггеров и инвертора двухступенчатые RS-триггеры управляются полным (задействованы и фронт, и срез) динамическим тактовым импульсом. Такие ячейки памяти называются master-slave (мастер-помощник).

JK-триггер

Отличительной чертой этого типа «защёлки» является отсутствие запрещённого сочетания сигналов на портах. При J = K = 1 положение защёлки переворачивается на обратное, по сравнению к текущим Q0.

JK-переключатель отличается от RS-ячейки памяти только одним: если на J и K подаётся «1», то он меняет своё пребывание на противоположное положение. Происходит инверсия, причём у этой ячейки памяти отсутствуют запрещённые состояния главных портов.

Внимание! Если провести аналогию обозначения входов, то J и K, соответственно, аналогичны входам S и R у RS-триггера. Практическое применение нашли только синхронные jk-триггеры с динамической синхронизацией.

Таблица истинности и обозначение jk-триггера

Что такое RS триггер

Это сота памяти, способная находиться в одном из стабильных положений: «0» или «1». Переворачиваться, т.е. менять их, она может под воздействием тактовых сигнальных импульсов. Ни записать, ни стереть хранимый бит элементарный элемент, собранный на двух инверторах, не может. Принцип работы rs триггеров, выполненных на двух компонентах 2И-НЕ, позволяет это сделать.

Таблица истинности

Таблица переходов состояний (таблица истинности) поясняет работу RS-триггера на элементах «И-НЕ». На ней Q 0 – текущий статус ячейки до попадания активного сигнала на порт. Когда логическая единица отсутствует на входах R и S, «защёлка» сохраняет положение Q 0. Активный импульс R = 1 перекидывает защёлку в положение 0, импульс S = 1 – в положение 1. Звездочка в таблице указывает на положение при запрещенном сочетании приходящих сигналов.

Таблица истинности RS-триггера

Такой тип имеет раздельное назначение логических состояний нуля и единицы по информационным портам.

Временные диаграммы

Кроме таблиц истинности, помогает разобраться в работе ячейки битовой памяти временная диаграмма. При этом на графике при изучении импульсов рассматривают следующие параметры:

  • длительность импульса – временной интервал от фронта до спада;
  • период – интервал от фронта предыдущего импульса до фронта последующего;
  • скважность – отношение периода импульса к его длительности.

Диаграмма графически отображает сигнальные импульсы на входах и выходах в одних и тех же временных точках.

Временная диаграмма RS-триггера

Классификация последовательных схем

Последовательные схемы допускается классифицировать по следующим показателям:

  • одноступенчатые защёлки, в которых содержатся элемент памяти и устройство управления, их маркируют буквой Т;
  • двухступенчатые ячейки: статического и динамического управления, используются для защиты от гонок сигналов, обозначаются буквами ТТ;
  • переключатели, имеющие сложную логику: одно,- и двухступенчатые соты.

Одноступенчатые ячейки применяются в качестве первых ступеней в переключателях ТТ с динамической схемой управления, имеют такое же управление. При самостоятельном использовании управление в большинстве своём статическое.

Двухступенчатые устройства имеют как статическое, так и динамическое управление.

Состояние «Установлен»

RS-переключатель в этом состоянии имеет установленную цепь с Q, равным нулю, и Q¯, равным единице, и независим от управляемого сигнала. При этом на R присутствует ноль, на S – логическая единица.

Состояние «Сброшен»

Это тоже неизменная ситуация. Для её организации необходимо выставить исходные условия. На R подаётся «1», на S – «0». При этом выход Q должен иметь «1», Q¯ – значение «0». Обратные связи обеспечивают и фиксируют независимое от последующих значений на входах значение.

Диаграмма переключения RS-триггера

Состояния переключения, установки и сброса можно просмотреть на временной диаграмме. На ней отмечено, что переключатель переходит в положение установки при появлении нуля на его S-входе и единице на входе R, фиксированный сброс при подаче нуля на порт R и единицы на S.

Диаграмма переключения защёлки

Внимание! Если ноль подать на два входа (R и S) синхронно, то переключатель из-за неопределённого состояния на вводах может перевернуться в любое непредсказуемое положение, при этом произойдёт повреждение данных.

Модификация схемы триггера

Чтобы смена состояний происходила на подъёме уровня сигнала у rs-триггера, необходимо на его выходах иметь:

  • при установке – Q = 1, а Q¯ = 0;
  • при сбросе – Q = 0, а Q¯ = 1.

Чтобы это организовать, поступающие сигналы защёлки инвертируют. В результате этого изменение состояния выполняется при поступлении положительных сигналов. При модификации добавляются в качестве инверторов 2 элемента И-НЕ.

Модификация схемы триггера

Как синхронизировать работу триггера

Подключение двухпортового элемента «И» в последовательную цепь схемы триггера с каждым из входов позволит менять его статус, независимо от состояний на R,- или S-входах. Новый порт С получится при объединении двух портов ячеек «И». В результате доработки статус на выходах Q и Q¯ будет меняться только тогда, когда на С будет приходить высокий потенциал. Предусмотрено подключение генераторов тактовых импульсов на этот новый вход.

Синхронизация триггера

Регистры на триггерах

Так как один переключатель является однобитовой ячейкой памяти, то, чтобы сохранить несколько бит, нужно увеличить количество единичных хранилищ. Цепочка из таких ячеек носит названия регистра. Регистр позволяет временно хранить цифровые данные двоичных разрядов. Количество разрядов зависит от количества однобитовых ячеек.

Схема 4-х разрядного регистра сдвига на триггерах

Использование элементарных электронных цифровых устройств – триггеров, позволяет составлять сложные схемы управления логическими устройствами. Одна элементарная защёлка памяти своим бистабильным состоянием помогает осуществлять самые сложные схемные решения.

Видео

amperof.ru

Триггеры. Принцип работы | HomeElectronics

Всем доброго времени суток! Сегодняшний мой пост посвящён цифровым микросхемам, которые имеют память. Подобно тому, как человек помнит события из своей жизни, так и эти микросхемы могут долго хранить заложенную в них информацию, а когда необходимо выдавать её.

Такими цифровыми микросхемами являются триггеры (англ. – Trigger или Flip-Flop). В отличие от простых логических микросхем, которые называют комбинационными (НЕ, И-НЕ, ИЛИ и другие) и их сигналы на выходе чётко соответствуют сигналам на входе, то триггеры относятся к последовательным или последовательностным микросхемам, уровень выходного напряжения которых, зависит от того в какой последовательности поступали сигналы на вход триггера. С помощью триггеров строят более сложные цифровые микросхемы.

Сигналы, поступившие на вход триггера, могут храниться только до тех пор, пока на него подается напряжение питания. После каждого включения триггера на его выходах появляются случайные логические уровни напряжения. Триггеры обладают очень высоким быстродействием, сравнимым с задержками при переключении простейших логических элементов, однако объём хранимой информации мал. Один триггер может хранить только один сигнал или бит.

Внутреннее устройство триггера

Не вдаваясь в глубину схемотехники триггера, скажу сразу, что простейший триггер представляет собой схему из двух логических элементов, взаимодействуя между собой с помощью положительной обратной связи, которая обеспечивает нахождения выходов триггера в одном их двух логических состояний неограниченное время.



Схема триггерной ячейки на логических элементах (RS триггер).

Схема на рисунке выше представляет простейший триггер (или триггерная ячейка), который имеет два входа и два выхода. Входы триггера реагируют на низкий логический уровень: вход R – сброс (англ. Reset – сброс) и вход S – установка (англ. Set – установка), выходы: прямой Q (англ. Quit – выход) и инверсный –Q.

Как говорилось выше, входы триггера R и S реагируют на низкий логический уровень и сигналы на них должны поступать с некоторой разницей во времени. Опишем работу данной схемы. Когда на обоих входах триггера присутствует низкий логический уровень, то это никак не отразится на уровне напряжения на выходах. Когда на вход S поступит сигнал лог. 1, то на выходах Q будет лог. 0, а на –Q – лог. 1. Если теперь на вход R триггера поступит лог. 1, то выходные сигналы не изменятся. И наконец если изменить уровень сигнала на входе S с высокого на низкий уровень, то на выходе триггера Q будет лог. 1, а на –Q – лог. 0. Таким образом, для данной триггерной ячейки можно составить таблицу истинности.

Таблица истинности триггерной ячейки (RS триггер).
Входы Выходы
R S Q -Q
0 0 Не определено
0 1 0 1
1 1 Без изменений
1 0 1 0

Схемы с такой таблицей истинности называются RS триггерами. RS триггеры служат основой для многих динамических устройств: делители частоты, счётчики, регистры. Кроме вышеописанного RS триггера существует ещё несколько типов триггеров, которые отличаются методом управления, входными и выходными сигналами. Все современные триггеры объединены в серии цифровых микросхем:

  • RS триггеры – самый простой и редко используемый триггер, имеет обозначение ТР;
  • JK триггер – имеет сложное управление, обозначение ТВ;
  • D триггер – самый распространённый и имеет сложность среднюю, обозначение ТМ;

RS триггеры

Рассмотрим принцип работы RS триггера возьмём микросхему К555ТР2.



Обозначение RS триггера К555ТР2

Данная микросхема имеет 4 RS триггера, два из которых имеют по одному R входу и одному S входу, а два других – по одному R входу и по два S входа, объединенных по функции И. Все 4 RS триггера данной микросхемы имеют по одному прямому выходу. Принцип работы данных триггеров не отличатся от триггерной ячейки описанной выше. Импульс с низким уровнем на входе триггера R приводит состояние выхода к низкому уровню, а импульс с низким логическим уровнем на входе триггера S – состояние выхода в высоком логическом уровне. В случае появления одновременных сигналов на входах триггера переводит его выход в состояние лог. 1, а после окончания импульсов в одно из устойчивых состояний.

JK триггер

Микросхема типа К555ТВ9, является представителем семейства JK триггеров, который имеет следующий принцип работы.



Обозначение JK триггера К555ТВ9.

Микросхема К555ТВ9 содержит два JK триггера. Триггеры данного типа сложнее по устройству и по управлению по сравнению с RS триггером. В дополнение к стандартным входам R и S, которые работают аналогично с RS триггером, в JK триггере имеются информационные входа J и K, а также вход синхронизации С.

Таблица истинности JK триггера.
Входы Выходы
-S -R C J K Q -Q
0 1 Х Х Х 1 0
1 0 Х Х Х 0 1
0 0 Х Х Х Не определено
1 1 1→0 1 0 1 0
1 1 1→0 0 1 0 1
1 1 1→0 0 0 Не изменяется
1 1 1→0 1 1 Меняется на
противоположное
1 1 1 Х Х Не изменяется
1 1 0 Х Х Не изменяется
1 1 0→1 Х Х Не изменяется

Принцип работы JK триггера следующий. Вход R триггера служит для перевода прямого выхода в лог.1, а вход S триггера – в состояние лог.0. Вход С (англ. Clock – часы)служит для тактирования JK триггера, то есть все изменения выходов происходят только когда на входе С сигнал изменяется с высокого уровня на низкий. Информационные входа J (англ. Jump – прыжок) и К (англ. Kill – убить) работают следующим образом: если на J лог.1 и на К лог.0, то по импульсу со входа С на Q будет лог.1 и на –Q будет лог.0. Для изменения уровня сигнала на выходах на противоположные необходимо на J подать лог.0, а на К лог.1, тогда по импульсу на входе С состояние выходов измениться.

D триггер

D триггер является самым используемым, а по управлению он занимает промежуточное положение между RS триггером и JK триггером. Представителем D триггеров является микросхема К555ТМ2.



Обозначение D триггера микросхемы К555ТМ2

В составе данной микросхемы содержится два D триггера, которые имеют два входа сброса и установки R и C, информационный вход D (англ. Dalay – задержка) триггера и один тактируемый вход С триггера, а также два выхода: прямой Q и инверсный –Q. Как и все триггеры, у которых имеется тактируемый вход С, принцип работы D триггера основан на переключении уровней напряжений на выходе триггера только стробированием по входу С. Таким образом можно составить таблицу истинности D триггера.


Таблица истинности D триггера
Входы Выходы
-S -R C D Q -Q
0 1 X X 1 0
1 0 X X 0 1
0 0 X X Не определено
1 1 0→1 0 0 1
1 1 0→1 1 1 0
1 1 0 Х Не меняется
1 1 1 Х Не меняется
1 1 1→0 Х Не меняется

D триггер является наиболее универсальным потому, что данным триггером можно заменить все остальные RS триггеры и JK триггеры. Для замены RS триггера необходимо просто не использовать входы D и C входы D триггера, а относительно JK триггера, то для большинства схем одной пары входов вполне достаточно. Ниже приведены схемы замены триггеров



Схема замены D триггером: RS триггера (слева) и JK триггера в счётном режиме (справа).

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

www.electronicsblog.ru

мир электроники - Триггеры на логических элементах

 материалы в категории

Триггер на логических элементах

Собсна гря про триггеры (в том числе и триггеры на транзисторах) уже вкратце было рассказано в отдельной статье, здесь-же немного по-подробнее и о том как сделать триггер из "подручных" базовых элементов.

Итак:

Триггер - это устройство, обладающее двумя состояниями устойчивого равновесия. Триггер еще можно назвать устройством с обратными связями. На рисунке изображена схема триггера на логических элементах ИЛИ-НЕ.

Такая схема называется асинхронным RS-триггером. Первый (сверху) выход называется прямым, второй - инверсным. Если на оба входа (R и S) подать лог. нули, то состояние выходов определить невозможно. Триггер установится как ему заблагорассудится, т. е. в произвольное состояние. Допустим, на выходе Q присутствует лог. 1, тогда на выходе не Q (Q с инверсией) обязательно будет лог. 0. И наоборот. Чтобы установить триггер в нулевое состояние (когда на прямом выходе лог. 0, на инверсном - лог. 1) достаточно на вход R подать напряжение высокого уровня.
Если высокий уровень подать на вход S, то это переведет его в состояние 1, или как говорят, в единичное состояние (на прямом выходе лог. 1, на инверсном - лог. 0). И в том, и в другом случаях напряжение соответствующего уровня может быть очень коротким импульсом - на грани физического быстродействия микросхемы. То есть, триггер обладает двумя устойчивыми состояниями, причем эти состояния зависят от ранее воздействующих сигналов, что позволяет сделать следующий вывод -триггер является простейшим элементом памяти. Буквы R и S по-буржуйски set - установка, reset - сброс (предустановка). На рис. 2 RS-триггер показан в "микросхемном исполнении".

 

RS-триггер можно соорудить и на элементах И-НЕ, как показано на рисунке 3. Такая конструкция встречается тоже довольно часто:

Принцип работы такой же, как у триггера на элементах ИЛИ-НЕ, за исключением инверсии управляющих сигналов, т. е. установка и сброс триггера производится не лог. 1, а лог. 0. Другими словами, входы такого триггера инверсные. В описанных триггерах изменение состояния происходит сразу после изменения состояния на входах R и S. Поэтому такие триггеры называются асинхронными.

Если схему асинхронного триггера немного дополнить, то получим вот такое:

В таком триггере вводится дополнительный вход С, называемый тактовым или синхронизирующим. Изменение состояний триггера происходит при подаче сигналов лог. 1 на входы R и S и последующим воздействием на вход С тактового (синхронизирующего) импульса. Если на тактовый вход импульс не воздействует, то состояние триггера не изменится. Другими словами, изменение состояния триггера происходит под действием синхроимпульса, поэтому такие триггеры называются синхронными.

D-триггер

D-триггер отличается от синхронного RS-триггера тем, что у него только один информационный вход D. D-триггер показан на рисунке:

Если на вход D подать логическую единицу, затем на вход С подать импульс, то на выходе Q (прямой выход) установится лог. 1. Если на вход D подать лог. 0, на С импульс, то на Q установится лог. 0. Т. е. D-триггер осуществляет задержку информации, поступающей на вход D. При чем эта информация хранится в D-триггере, пока не придет следующий бит (0 или 1) информации. По сути это ячейка памяти.

Если вход D замкнуть с инверсным выходом, то останется только один вход С. При подаче на вход С импульса триггер переключится, т. е. если на выходе был лог. 0, то станет лог. 1. При следующем импульсе триггер снова переключится, т. е. лог. 1 сменится лог. 0. Таким образом, триггер осуществляет деление частоты входных импульсов на 2 (ведь уровень сигнала на выходе меняется в два раза реже). В таком режиме D-триггер называют счетнымили Т-триггером. Этот режим (режим деления частоты) используется довольно широко.

Нетрудно заметить, что для RS-триггера (рис. 1) существует запрещенная комбинация, когда на оба входа поданы лог. 1, на его выходах также устанавливаются лог. 1 и триггер перестает выполнять свои функции (зависает). Поэтому придумали так называемый JK-триггер. У него три входа - J, K, C. Вход J вместо R, вход К вместо S, С так и остается - синхронизацией. Если на вход J подана лог. 1, на К - лог. 0 или наоборот, то он работает как синхронный RS-триггер, если на оба входа J и К поданы лог. 1, то он работает как счетный Т-триггер.

Триггер Шмитта на логических элементах

Триггер Шмитта - это специфический вид триггера, имеющего один вход и один выход. Такой триггер Еще называют нессиметричным. В триггере Шмитта переход из одного устойчивого состояния в другое осуществляется при определенных уровнях входного напряжения, называемых пороговыми уровнями. Триггер Шмитта изображен ниже.

 

Если на вход триггера Шмидта подавать нарастающее напряжение (нижний график), то при некотором уровне Uп1 в момент t1 напряжение на выходе скачком переходит из состояния 0 в состояние 1. Если уменьшать напряжение на входе до некоторого напряжения Uп2 в момент t2 напряжение на выходе скачком переходит из состояния 1 в состояние 0. Явление несовпадения уровней Uп1 и Uп2 называется гистерезисом. Соответственно, передаточная характеристика триггера Шмитта обладает гистерезисным характером. Триггер Шмитта, в отличие от других триггеров, не обладает памятью и используется для формирования прямоугольных импульсов из напряжения произвольной формы.

Примечание: основной материал взят с сайта naf-st.ru

 

radio-uchebnik.ru

Триггер Шмитта на цифровых логических элементах — Википедия

Материал из Википедии — свободной энциклопедии

Триггер Шмитта на логических элементах «НЕ»

Простейшая реализация триггера Шмитта на двух цифровых логических элементах «НЕ» работающих как два последовательно включённых аналоговых инвертирующих усилителей приведена на рисунке.

Имеет неинвертирующий D{\displaystyle D} и инвертирующий D¯{\displaystyle {\overline {D}}} цифровые выходы.

Триггер работает следующим образом. Вначале пусть выход триггера D находится в состоянии «0», то есть на выходе низкий потенциал относительно «земли», предполагаем, что логика положительна и состоянию «1» соответствует высокий потенциал и напряжение входа вначале нулевое. При повышение входного напряжения его потенциал станет равным порогу переключения логического элемента, который здесь работает как одновходовый компаратор напряжения, при этом выходное напряжение первого по схеме логического элемента начнёт уменьшаться до порога переключения второго по схеме логического элемента. Это вызовет увеличение его выходного напряжения, что по цепи положительной обратной связи вызовет ещё большее увеличение потенциала входа первого логического элемента. В результате в схеме развивается лавинообразный регенеративный процесс завершающийся переходом выхода первого логического элемента в состояние логического «0», в второго — в состояние логической «1». Такое изменение состояния изменит потенциал входа первого элемента — то есть теперь порог переключения станет ниже исходного. Чтобы теперь перевести триггер в состояние логического нуля входное напряжение нужно снизить ниже нижнего порога. Переключение в состояние «0» аналогично описанному.

Для вычисления порогов приведённой схемы предположим, что выходное напряжения элемента «НЕ» в его состоянии логической «1» равно Eo1,{\displaystyle E_{o1},} а в состоянии логического «0» Eo0.{\displaystyle E_{o0}.} Также пусть порог переключения логического элемента по входу равен Es{\displaystyle E_{s}}. Входной ток логического элемента равен 0, что с хорошей точностью выполняется для логических элементов КМОП-серий.

В состоянии выхода логический «0» или «1» потенциал входа Ei{\displaystyle E_{i}} первого логического элемента находится как потенциал, снимаемый со средней точки резистивного делителя Ri, Rf{\displaystyle R_{i},\ R_{f}} в котором Ri{\displaystyle R_{i}} подключен к Ui,{\displaystyle U_{i},} а Rf{\displaystyle R_{f}} — к Eo0{\displaystyle E_{o0}} или к Eo1{\displaystyle E_{o1}} в зависимости от состояния триггера:

Ei0=Eo0+(Ui−Eo0)RfRi+Rf{\displaystyle E_{i0}=E_{o0}+(U_{i}-E_{o0}){\frac {R_{f}}{R_{i}+R_{f}}}} при состоянии выхода триггера логический «0» и
Ei1=Eo1+(Ui−Eo1)RfRi+Rf{\displaystyle E_{i1}=E_{o1}+(U_{i}-E_{o1}){\frac {R_{f}}{R_{i}+R_{f}}}} при состоянии выхода триггера логическая «1».

Переключение триггера происходит при равенстве потенциала входа первого логического элемента его порогу переключения Es{\displaystyle E_{s}}, то есть при Ei=Es{\displaystyle E_{i}=E_{s}}. Значения порогов находятся из решения этих уравнений относительно Ui0{\displaystyle U_{i0}} (верхний порог) и Ui1{\displaystyle U_{i1}} (нижний порог):

Es=Eo0+(Ui0−Eo0)RfRi+Rf,{\displaystyle E_{s}=E_{o0}+(U_{i0}-E_{o0}){\frac {R_{f}}{R_{i}+R_{f}}},}
Es=Eo1+(Ui1−Eo1)RfRi+Rf.{\displaystyle E_{s}=E_{o1}+(U_{i1}-E_{o1}){\frac {R_{f}}{R_{i}+R_{f}}}.}

Решения этих уравнений относительно Ui0{\displaystyle U_{i0}} и Ui1{\displaystyle U_{i1}}:

Ui0=Eo0+(Es−Eo0)Ri+RfRf,{\displaystyle U_{i0}=E_{o0}+(E_{s}-E_{o0}){\frac {R_{i}+R_{f}}{R_{f}}},}
Ui1=Eo1+(Es−Eo1)Ri+RfRf.{\displaystyle U_{i1}=E_{o1}+(E_{s}-E_{o1}){\frac {R_{i}+R_{f}}{R_{f}}}.}

Разность порогов, или ширина петли гистерезиса:

Ui0−Ui1=(Eo1−Eo0)RiRf.{\displaystyle U_{i0}-U_{i1}=(E_{o1}-E_{o0}){\frac {R_{i}}{R_{f}}}.}
Пример.

Современные логические элементы КМОП-серий питают обычно от источника +5 В, а порог переключения элементов приблизительно равен половине напряжения питания — около 2,5 В. Для КПОП-логики Eo0≃0 V; Eo1≃5 V{\displaystyle E_{o0}\simeq 0\ V;\ E_{o1}\simeq 5\ V} При равенстве Ri=Rf{\displaystyle {R_{i}}={R_{f}}} верхний порог Ui0≃5 V{\displaystyle U_{i0}\simeq 5\ V} а нижний Ui1≃0 V{\displaystyle U_{i1}\simeq 0\ V}.

Время развития регенеративного процесса при переключении триггера ограничивается в основном временем перезаряда входной ёмкости Ci{\displaystyle C_{i}} первого элемента через резистивный делитель обратной связи и приближённо равно τ=re⋅Ci{\displaystyle \tau =r_{e}\cdot C_{i}}, где re{\displaystyle r_{e}} — импеданс резистивного делителя, re=RiRf/(Ri+Rf){\displaystyle r_{e}=R_{i}R_{f}/(R_{i}+R_{f})}.

Скорость нарастания выходного сигнала или длительность фронта импульса не зависит от скорости нарастания входного сигнала и для данной технической реализации является величиной постоянной и зависит от быстродействия логических вентилей.

Использование цифрового логического элемента в качестве аналогового компаратора ухудшает точность, стабильность и воспроизводимость порогов переключения, так как собственный порог переключения логических элементов подвержен дрейфу от температуры и дрейфу от нестабильности источника питания.

ru.wikipedia.org

Отправить ответ

avatar
  Подписаться  
Уведомление о